三个半桥驱动BLDC，上桥PWM下桥ON驱动，上桥UVW每相的PWM切换的时候还要加死区吗，下路同理

` 本帖最后由 博科生化 于 2020-10-16 08:44 编辑

三个半桥驱动BLDC，采用上桥PWM下桥ON/OFF驱动的方式，上桥UVW每相PWM切换的时候还要加死区吗？bldc.jpg是自己的驱动电路，硬石.jpg是自己程序参考的输出波形，图片中示波器显示的分别是U相上桥、下桥、V相上桥、下桥、W相上桥、下桥
死区.jpg是自己实际测出的U V两相上桥pmos漏极输出的波形，可以看到存在U相pmos还没有关闭的时候V相的pmos就已经打开了，同理下桥nmos应该也会存在同时打开两个nmos的情况。
看图片硬石.jpg中三相上下桥臂之间的波形，我感觉不用加死区，因为看波形没有同时的开pmos或nmos，不存在上下桥导通，但是看UVW三相上桥臂的波形可以看到U相上桥臂关了之后，V相下桥臂立马打开了，所以造成了同时打开两路pmos，或者同时开两路nmos的情况，UVW三相上桥臂之间是也需要加死区吗？以及这个死区的时间应该设置成多少合适？烦请路过的大佬帮忙看看，谢谢

另外在给电机上电的时候，发现三路pmos输出的波形变成一样的了，但是pmos栅极的波形仍旧是正常的，如果不接电机的三相，只获取霍尔看波形，pmos输出的波形是正常的，一接上电机的三相，三路pmos输出就变成一样的了，这会是什么原因
`