DDR4复位偏差要求是什么？

（UG583）“UltraScale架构PCB设计用户指南”的V1.10表示（通常）DDR4接口信号reset_n不需要满足适用于地址/命令/控制组中其他信号的偏移约束。
但是，在专门引用DDR4 DIMM目标的部分中，缺少reset_n信号的例外情况。
这是否是疏忽，或者当连接到DDR4 DIMM时，必须立即对reset_n信号进行偏斜控制？

王山崎

2020-8-27 17:22:44

抱歉花了比预期更长的时间，因为怀疑没有偏差要求DIMM的reset_n。
我将更新UG。
--------------------------------------------------
-----------------------不要忘记回答，kudo，并接受为解决方案.-------------
--------------------------------------------------
----------
在原帖中查看解决方案

王山崎

2020-8-27 17:40:50

我相信DDR4 DIMM也没有Reset_n要求，让我检查并回复你
--------------------------------------------------
-----------------------不要忘记回答，kudo，并接受为解决方案.-------------
--------------------------------------------------
----------

王山崎

2020-8-27 17:54:18

抱歉花了比预期更长的时间，因为怀疑没有偏差要求DIMM的reset_n。
我将更新UG。
--------------------------------------------------
-----------------------不要忘记回答，kudo，并接受为解决方案.-------------
--------------------------------------------------
----------

李猛

回帖（3）

王山崎

王山崎

王山崎

相关问答

在LS1046A上启动DDR时钟的最低要求是什么？

DDR3和DDR4在PCB布局设计上的区别

详解DDR4和DDR3的区别在哪里？

DDR4,DDR3,DDR2,DDR1及SDRAM有什么不同之处?

DDR4 SDRAM的寻址方式有哪些？

DDR4就一定比DDR3好吗？

蜂鸟e203使用DDR4扩展报store访问异常是什么原因？

DDR4相比DDR3的变更点相关资料分享

DDR5和DDR4相比有什么优势？

请问PH1A100是否支持DDR3,DDR4？

20万+工程师都在用，免费PCB检查工具