无法摆脱有关GMII到RGMII IP的多时间定时警告？

Vivado 2015.4
我似乎无法摆脱有关GMII到RGMII IP的多时间定时警告。
具有多个时钟的寄存器/锁存引脚：
gmii_to_rgmii_0 / U0 / i_gmii_to_rgmii_block / i_bufgmux_gmii_clk / IO severity - HIGH
我包含了Xilinx建议的约束（见下文）。
我没有包含external_clock = 1约束，因为我正在使用其中一个处理器时钟。
我试图注释掉第一个约束，但我仍然收到了相同的警告。
我有什么想法得到这个警告？
create_clock -period 5.000 -name clkin -add [get_nets top_i / gmii_to_rgmii_0 / clkin] create_clock -period 8.000 -name rgmii_rxc -add [get_ports RGMII_rxc]
异步输入的#false路径约束直接来到synchronizerset_false_path -to [get_pins -hier -filter {name =〜* idelayctrl_reset_gen / * reset_sync * / PRE}] set_false_path -to [get_pins -of [get_cells -hier -filter {name =〜
* i_MANAGEMENT / SYNC _ * / data_sync *}] -filter {name =〜* D}] set_false_path -to [get_pins -hier -filter {name =〜* reset_sync * / PRE}]＃来自控制寄存器输出的错误路径约束set_false_path -
来自[get_pins -hier -filter {name =〜* i_MANAGEMENT / DUPLEX_MODE_REG * / C}] set_false_path -from [get_pins -hier -filter {name =〜* i_MANAGEMENT / SPEED_SELECtiON_REG * / C}]