嗨@ hirailyassahi,
输入信号“数据”保持未连接状态。
如果您不需要,请在端口中对其进行评论。
你的代码应该是这样的:
module lfsr(data,out,// counterenable的输出,// enableclk_p的启用,// clock inputclk_n,reset // reset input); // ----------输出端口----
----------输出[7:0] out; // ------------输入端口--------------输入[
7:0]数据;输入使能,clk_p,clk_n,reset; // ------------内部变量-------- wire clk_in,clk; reg [7:0]
out; wire linear_feedback;
IBUFGDS#(。DIFF_TERM(“FALSE”),//差分终止.IBUF_LOW_PWR(“TRUE”),//低功率=“TRUE”,最高性能=“FALSE”.IOSTANDARD(“DEFAULT”)//指定I
/ O此缓冲区的标准)IBUFGDS_inst(.O(clk),//时钟缓冲输出.I(clk_p),// Diff_p时钟缓冲输入.IB(clk_n)// Diff_n时钟缓冲输入);
// ------------- Code Starts Here ------- assign linear_feedback =!(out [7] ^ out [3]); always @(posedge clk)if(reset
)start // active high resetout end else if if(enable)beginout out [4],out [3],out [2],out [1],out [0],linear_feedback}; end endmodule
为clk_p和clk_n应用引脚约束。
谢谢,Arpan
--------------------------------------------------
--------------------------------------------请注意 - 请注明
如果提供的信息有用,请回答“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢K--
--------------------------------------------------
---------------------
谢谢,Arpan -----------------------------------------------
- - - - - - - - - - - - - - - - - - - - - - - -请注意-
如果提供的信息有用,请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。感谢Kudos .--------------------
--------------------------------------------------
------------------------
在原帖中查看解决方案
嗨@ hirailyassahi,
输入信号“数据”保持未连接状态。
如果您不需要,请在端口中对其进行评论。
你的代码应该是这样的:
module lfsr(data,out,// counterenable的输出,// enableclk_p的启用,// clock inputclk_n,reset // reset input); // ----------输出端口----
----------输出[7:0] out; // ------------输入端口--------------输入[
7:0]数据;输入使能,clk_p,clk_n,reset; // ------------内部变量-------- wire clk_in,clk; reg [7:0]
out; wire linear_feedback;
IBUFGDS#(。DIFF_TERM(“FALSE”),//差分终止.IBUF_LOW_PWR(“TRUE”),//低功率=“TRUE”,最高性能=“FALSE”.IOSTANDARD(“DEFAULT”)//指定I
/ O此缓冲区的标准)IBUFGDS_inst(.O(clk),//时钟缓冲输出.I(clk_p),// Diff_p时钟缓冲输入.IB(clk_n)// Diff_n时钟缓冲输入);
// ------------- Code Starts Here ------- assign linear_feedback =!(out [7] ^ out [3]); always @(posedge clk)if(reset
)start // active high resetout end else if if(enable)beginout out [4],out [3],out [2],out [1],out [0],linear_feedback}; end endmodule
为clk_p和clk_n应用引脚约束。
谢谢,Arpan
--------------------------------------------------
--------------------------------------------请注意 - 请注明
如果提供的信息有用,请回答“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢K--
--------------------------------------------------
---------------------
谢谢,Arpan -----------------------------------------------
- - - - - - - - - - - - - - - - - - - - - - - -请注意-
如果提供的信息有用,请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。感谢Kudos .--------------------
--------------------------------------------------
------------------------
在原帖中查看解决方案
举报