FPGA|CPLD|ASIC论坛
直播中

dameihuaxia

5年用户 1051经验值
擅长:可编程逻辑
私信 关注
[资料]

SystemVerilog Verification UVM 1.1.part01

回帖(1)

卿小小_9e6

2020-7-30 15:16:55
资料怎么只有part01?好像还缺一个part02.
举报

更多回帖

发帖
×
20
完善资料,
赚取积分