赛灵思
直播中

毛微

8年用户 216经验值
私信 关注
[问答]

使用VC 707开发板创建了一个10G基础PCS PMA内核如何检查回路?

嗨,大家好,
我正在使用VC 707开发板,我创建了一个10G基础PCS PMA内核,现在我想检查回路。但是在ug885_VC 707(用户手动)中共有5个时钟源页面没有28
1> SYSCLK_N
SYSCLK_P
2> USER_CLOCK_N
USER_CLOCK_P
3> SMA_MGT_REFCLK_N
SMA_MGT_REFCLK_P
4> USER_SMA_CLOCK_N
USER_SMA_CLOCK_P
5> Si5324_OUT_N
Si5324_OUT_P
SFP +连接在收发器组113和内部收发器组113中,有两个时钟源SGMII_CLK和SMA_MGT_REFCLK
现在我尝试每个时钟源,但时钟不工作。
哪个时钟源可用于SFP +和pcs pma核心,我不明白
任何人都可以告诉我,我该怎么办,请帮助我
我的XCF文件是:
set_property PACKAGE_PIN AM4 [get_ports txp] set_property PACKAGE_PIN AM3 [get_ports txn] set_property PACKAGE_PIN AL6 [get_ports rxp] set_property PACKAGE_PIN AL5 [get_ports rxn] set_property PACKAGE_PIN AP33 [get_ports tx_disable] set_property IOSTANDARD LVCMOS18 [get_ports tx_disable]
set_property PACKAGE_PIN AV40 [get_ports reset] set_property IOSTANDARD LVCMOS18 [get_ports reset]
#set_property PACKAGE_PIN E19 [get_ports refclk_p] #set_property PACKAGE_PIN E18 [get_ports refclk_n]
#set_property PACKAGE_PIN AK34 [get_ports refclk_p]
#set_property PACKAGE_PIN AL34 [get_ports refclk_n]
set_property PACKAGE_PIN AK8 [get_ports refclk_p] set_property PACKAGE_PIN AK7 [get_ports refclk_n]
#set_property PACKAGE_PIN AJ32 [get_ports refclk_p] #set_property PACKAGE_PIN AK32 [get_ports refclk_n]
#set_property PACKAGE_PIN AD8 [get_ports refclk_p] #set_property PACKAGE_PIN AD7 [get_ports refclk_n]
#set_property PACKAGE_PIN AH7 [get_ports Srefclk_n] #set_property PACKAGE_PIN AN2 [get_ports refclk_p]
谢谢!

回帖(9)

刘溪

2020-7-28 09:07:07
你好
看看下面的链接
http://forums.xilinx.com/t5/Connectivity/10-Gigabit-Ethernet-clocking-on-KC-705-VC-707/td-p/408019
问候,萨蒂什-----------------------------------------------
--- --------------------------------------------请注意
- 如果提供的信息有用,请将答案标记为“接受为解决方案”。给予您认为有用的帖子。感谢.--
---------------------------- ---------------------
----------------------
在原帖中查看解决方案
举报

刘溪

2020-7-28 09:17:18
你好
看看下面的链接
http://forums.xilinx.com/t5/Connectivity/10-Gigabit-Ethernet-clocking-on-KC-705-VC-707/td-p/408019
问候,萨蒂什-----------------------------------------------
--- --------------------------------------------请注意
- 如果提供的信息有用,请将答案标记为“接受为解决方案”。给予您认为有用的帖子。感谢.--
---------------------------- ---------------------
----------------------
举报

吴帆

2020-7-28 09:31:56
你好Satish
非常感谢你的帮助,现在我会试着去思考
再次非常感谢你
问候
VARUN
举报

刘溪

2020-7-28 09:53:51
嗨Varun,
检查约束中指定的层次结构是否正确,并通过打开合成设计找到时钟引脚是否可以找到。
此外,由于这是一个单独的问题,请创建一个单独的线程。
问候,萨蒂什-----------------------------------------------
--- --------------------------------------------请注意
- 如果提供的信息有用,请将答案标记为“接受为解决方案”。给予您认为有用的帖子。感谢.--
---------------------------- ---------------------
----------------------
举报

更多回帖

发帖
×
20
完善资料,
赚取积分