请问是否可以在Artix-7设备的结构中使用GTP GTREFCLK？

结账图2-4。
似乎可以将外部refclk直接路由到pll0 / 1refclk引脚，并将它们作为txoutclk / rxoutclk从通道块输出到织物。
这是你想要的吗？
- 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。

彼得，嗨，这是不可能的。
您无法将PLL1OUTREFCLK驱动到fabric.Instead您可以使用TXOUTCLK / RXOUTCLK来驱动结构逻辑。请参阅http://www.xilinx.com/support/documentation/user_guides/ug482_7Series_GTP_Transceivers.pdfRegards的图2-4。
克里希纳
--------------------------------------------------
---------------------------------------------请将帖子标记为
如果提供的信息能够回答您的问题/解决您的问题，请“接受为解决方案”。给予您认为有用的帖子。

HiKrishna，
谢谢您的回答。
当GTP复位时，IsTXOUTCLK是否稳定？
我将TXOUTCLKSEL设置为TXOUTCLKPMA。
或者是否可以在结构中使用IBUFDS_GTE2？
图3-20似乎表明这是可能的。
我问的原因是我的设计只有MGTREDCLK作为时钟源，并且希望有一个即使在GTP复位时也能保持稳定的时钟。
再次感谢，
彼得

嗨克里希纳，
那IBUFDS_GTE2的ODIV2输出怎么样？
图3-19表明可以选择在Logic中使用IBUFDS_GTE2输出，
和表2-1说明IBUFDS_GTE2的“ODIV2”可以使用“Hrow路由”路由到BUFG
你能解释一下这是否真的可能吗？
怎么可能这样呢？
只需在ODIV2和织物之间即时弹出BUFG似乎不会路由。
再次感谢你，
彼得