请问Vertex 7 FPGA的最大DSP级联限制是多少？

嗨，
请参考下面UG的-52页，它说
“路径中级联的最大数量仅受芯片中一列中DSP48E1片的总数限制”
http://www.xilinx.com/support/documentation/user_guides/ug479_7Series_DSP48E1.pdf
要了解DSP48E1的数量，您可以在用户gude中找到Vivado并检入设备编辑器或相应的设备资源。
希望这澄清一下。
问候，
vanitha。
--------------------------------------------------
-------------------------------------------请在发布前进行谷歌搜索，
您可能会找到相关信息。请留下帖子 - “接受为解决方案”，如果提供的信息有用且回复，请给予赞誉
在原帖中查看解决方案

嗨，
您是否正在为7系列看到类似的东西？
http://www.xilinx.com/technology/dsp/xtremedsp.htm
我想DSP级联限制取决于列中可用DSP48块的数量，这又取决于您的FPGA系列。
请参考Virtex-7 FPGA系列概述。
问候，
vanitha。
--------------------------------------------------
-------------------------------------------请在发布前进行谷歌搜索，
您可能会找到相关信息。请留下帖子 - “接受为解决方案”，如果提供的信息有用且回复，请给予赞誉

嗨，
请告诉我们您的DSP级联限制背后的应用，是指进出级联或数据宽度扩展，以便我们可以提供更多输入。
问候，
Vanitha。
--------------------------------------------------
-------------------------------------------请在发布前进行谷歌搜索，
您可能会找到相关信息。请留下帖子 - “接受为解决方案”，如果提供的信息有用且回复，请给予赞誉

嗨，
感谢您的快速回复。
我指的是“进出”级联限制。
问候，
Jaspreet