嗨，
我有一个Virtex-5，它有21个I / O，每个通过配置用于LVCMOS33的47欧姆电阻连接，慢速压摆率，12mA默认驱动电流到多个芯片的输入端，这些芯片的
电源轨已经达到其电流限制
导轨折回并在芯片上产生~2.2V的轨电压（
FPGA VCCO正在运行不同的电压）。
我还有一个额外的I / O连接到同一轨道上没有串联电阻的输入。
我相信正在打开和关闭的Virtex-5 I / O正在为这些芯片供电。
V5 VCCO轨道非常接近3.3V，因此在通过其I / O供电的芯片上给出0.3V ESD二极管压降时，我计算出21 I / O可能在47欧姆电阻上产生0.8V的压降
每个I / O和总共357mA的电流大约为17mA，I / O线没有串联电阻吸收未知电流。
现在我知道这很大的电流都没有流过，因为我的
电路板的功耗从未超过一个值，这样这些I / O可能会吸收超过105mA的电流。
作为旁注，FPGA ESD二极管几乎肯定不会发挥作用而且没有正向偏置。在V5数据表（DS202）中，有“100mA电流施加到I / O引脚，有电或无电”的总电流。
非常高，看起来我很清楚（假设驱动强度为12mA意味着它在短路时不会超过12mA）。
然而，随后的限制是“施加到所有I / O引脚的总电流，有电或无电”也是100mA。
鉴于上述情况，可以想象同时使用的其他I / O可能已经超过20mA，导致我超过FPGA上所有I / O的最大输出电流限制。
这样连接大约5分钟。
我的问题是：1。
当电流从FPGA提供的引脚输出时，是否放宽了任何引脚约束的最大电流？
2. I / O引脚的输出行为是否有任何类型的IV曲线，配置为12mA驱动强度，以确定我的47欧姆电阻器的可能电压降是多少，因此它们的输出电流，以及电流是多少
没有通过任何电阻连接的引脚？
3. amd我的上述情况是否导致对FPGA造成任何损害，而这可能会导致自身损失，因为后续线路出现故障？
谢谢，
马克斯
举报
