如何实现SERDES技术来进行它们之间的通信

嗨，大家好，
我有一个两个Virtex 5 FPGA系统。
我想实现SERDES技术来进行它们之间的通信。
数据路径是8位。
所以在FPGA A中，我有OSERDES_master和OSERDES_slave。
我已将OSERDES_master的OQ引脚连接到FPGA A的引脚AV8。
在行为模拟中，它运作良好。
问题在于映射：
错误：放置：605 - I / O组件“AV8”与OLOGIC组件“OSERDES_master”相关联。
这些组件必须放在相同的I / O磁贴中，放在相邻的位置。
检测到以下问题：此结构化逻辑必须放置在特定的相对放置形式中，并在CLB网格上具有特定的对齐方式。
与此结构相关的一些逻辑被锁定。
这应该导致其余的逻辑被锁定。
位置，逻辑将被锁定到未正确对齐。
在组件OSERDES_slave中发现了必须在站点OLOGIC_X2Y35处锁定的问题。
请更正此问题.ERROR：Pack：1654 - 时序驱动的放置阶段遇到错误。
任何人都可以帮我解决这些问题吗？
我不知道如何使两个OSERDES相邻。
我使用的FPGA是xc5vlx110。
引脚为LVCMOS33型
最好的祝愿 ！