XUPV5-LX110T是否适用于DDR2的IODELAY设置？

你好，
我正在尝试更新使用ML505板（使用LX50T）的项目，因此我可以在XUPV5-LX110T上使用它。
我正在用ISE构建它。
在.ucf文件中，我有这些行（实际上，它们甚至可能来自ML509设置，因为我尝试了不同的东西）：
INST“ddrsp0.ddrc0 / ddr_phy0 / ddr_phy0 / xc4v.ddr_phy0 / idelctrl.0.u”LOC =“IDELAYCTRL_X0Y1”;
INST“ddrsp0.ddrc0 / ddr_phy0 / ddr_phy0 / xc4v.ddr_phy0 / idelctrl.1.u”LOC =“IDELAYCTRL_X0Y2”;
INST“ddrsp0.ddrc0 / ddr_phy0 / ddr_phy0 / xc4v.ddr_phy0 / idelctrl.2.u”LOC =“IDELAYCTRL_X0Y6”;
INST“ddrsp0.ddrc0 / ddr_phy0 / ddr_phy0 / xc4v.ddr_phy0 / idelctrl [0] .u”LOC =“IDELAYCTRL_X0Y1”;
INST“ddrsp0.ddrc0 / ddr_phy0 / ddr_phy0 / xc4v.ddr_phy0 / idelctrl [1] .u”LOC =“IDELAYCTRL_X0Y2”;
INST“ddrsp0.ddrc0 / ddr_phy0 / ddr_phy0 / xc4v.ddr_phy0 / idelctrl [2] .u”LOC =“IDELAYCTRL_X0Y6”;
当我尝试构建它时，我得到错误（像这样，但很多类似）：
错误：位置：872 - 延迟元素
“ddrsp0.ddrc0 / ddr_phy0 / ddr_phy0 / xc4v.ddr_phy0 / ddgen [39] .del_dq0”已被删除
由于以下位置约束，放置在IODELAY_X0Y118
组件“ddr_dq（39）”：
COMP“ddr_dq（39）”LOCATE = SITE“V24”LEVEL 1
但是，校准该延迟元件的延迟控制器还没有
用过的。
请实例化延迟控制器并应用适当的位置
约束，或实例化设计的一个延迟控制器，没有任何
位置约束。
请参阅使用文档以使用控制器
有效率的。
我四处寻找，但我找不到合适的价值。
有没有人拥有它们，或者知道我可以在哪里获得它们？
我正在使用ISE Foundation 11.1（webpack不支持主板目标，所以我切换到基础）。
谢谢，
--Murph