赛灵思
直播中

石栓柱

7年用户 180经验值
私信 关注
[问答]

X_BUF在SDF中具有零延迟是为什么?

我用netgen生成了一个后PAR网表和一个SDF文件。
在模拟中,我已经看到来自LUT并通过X_BUF的特定信号没有延迟!
意味着X_BUF输入端的信号与X_BUF的输出相比具有零延迟。
检查SDF文件时,此X_BUF定义没有延迟:
(CELL(CELLTYPE“X_BUF”)(INSTANCE i_kernel / i_ana_int / u_rx_tx / i_kernel  / i_ana_int  / u_rx_tx  / crc_strobe  / YUSED)(DELAY(PATHPULSE(369))(ABSOLUTE(IOPATH I O(0))))
首先是一个一般问题:
- )X_BUF只是一个信号驱动器还是用于预测导线延迟?
在导致不同触发器的时钟输入之前,X_BUF之后的信号通向多个反相器。
- )逆变器的延迟是否也可能包括X_BUF的延迟?
- )X_BUF怎么可能没有延迟?
王尊敬

回帖(4)

李森

2020-6-8 16:39:43
X_BUF只是一个实现后仿真结构,用于SDF时序注释目的,并更好地关联回原始设计网表。
------您是否尝试在Google中输入问题?
如果没有,你应该在发布之前。太多结果?
尝试添加网站:www.xilinx.com
在原帖中查看解决方案
举报

李思路

2020-6-8 16:59:16
你能在FPGA编辑器中用“All Bels”在“List1”窗口中搜索实例“i_kernel / i_ana_int / u_rx_tx / i_kernel  / i_ana_int  / u_rx_tx  / crc_strobe  / YUSED”吗?
它可能会给一些提示。
问候,brucey -----------------------------------------------
- - - - - - - - - - - - - - - - - - - - - - - -请注意-
如果提供的信息有用,请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。感谢Kudos .--------------------
--------------------------------------------------
------------------------
举报

陈连香

2020-6-8 17:16:00
我在FPGA EDITOR中找到了:
名称:
i_kernel / i_ana_int / u_rx_tx / crc_strobe1
零件:
i_kernel / i_ana_int / u_rx_tx / crc_strobe
/ YUSED没什么
我再次检查了SDF文件,在FPGA编辑器中找不到与X_BUF相关的所有实例!
这是否意味着X_BUF不是真正的单元格,仅用于仿真模拟时序?
举报

李森

2020-6-8 17:29:24
X_BUF只是一个实现后仿真结构,用于SDF时序注释目的,并更好地关联回原始设计网表。
------您是否尝试在Google中输入问题?
如果没有,你应该在发布之前。太多结果?
尝试添加网站:www.xilinx.com
举报

更多回帖

发帖
×
20
完善资料,
赚取积分