我在map中遇到了这个错误（参见subj），实现了Mentor Graphics的Precision合成edf文件。
对于spartan3（具有相应的综合选项）实现相同的问题我没有问题。
但是使用Virtex5就可以了。
我尝试了Xilinx ISE 10.1.02和9.2.04i - 结果相同。
我读了AR＃31574。
我认为这不是我的情况。
我使用“-ignore_keep_hierarchy”选项运行地图并尝试设置XIL_MAP_OLD_SAVE变量。
我试着阅读用Precision生成的edf文件。
错误中记录的信号只是无负载。
在我看来这是正常的。
####错误日志（对于其中一个输出）：
错误：PhysDesignRules：1577 - 非法路由。
DCM_ADV模块具有CLK输出引脚，连接不完整或不正确。
未找到从引脚到BUFG，BUFGCTRL或PLL_ADV块类型的路由。
DCM_ADV CLK输出引脚只能路由到BUFG，BUFGCTRL或PLL_ADV块类型。
####
附加VHDL文件。
谢谢
Clk_Management2.vhd 4 KB
2020-6-1 17:00:56
我将检查综合工具中的技术查看器，以查看它在网表中实际连接的内容。
我将检查综合工具中的技术查看器，以查看它在网表中实际连接的内容。
举报
2020-6-1 17:09:34
在技术观察器中，所有看起来都与edif相同。
（见附件）
在技术观察器中，所有看起来都与edif相同。
（见附件）
举报
2020-6-1 17:18:53
在您的代码中，声明的组件是“dcm”，而实例化是“dcm_adv”。
这似乎是错的。
巴里
在您的代码中，声明的组件是“dcm”，而实例化是“dcm_adv”。
这似乎是错的。
巴里
举报
