赛灵思
登录
直播中
h1654155275.5741
7年用户
1012经验值
私信
关注
[问答]
使用Bram在数据路径中得到保持违规-0.068怎么回事
开启该帖子的消息推送
BRAM
我在我的设计中使用Bram,而源和目标的clk是相同的。
但我在数据路径中得到保持违规-0.068,我尝试过双同步,但它对时间没有任何影响。
锄头来解决这个问题
我附上了bram的道路。
谢谢
回帖
(4)
陈鹏
2020-5-25 14:06:48
上个月有一次暂停违规的讨论:
https://forums.xilinx.com/t5/Timing-Analysis/Fixing-Hold-violation/td-p/282744
保持时间在实施期间是固定的,而不是在综合中。
建议在路由时,合成后的保持违规小于100ps。
---
乔萨姆森
在原帖中查看解决方案
上个月有一次暂停违规的讨论:
https://forums.xilinx.com/t5/Timing-Analysis/Fixing-Hold-violation/td-p/282744
保持时间在实施期间是固定的,而不是在综合中。
建议在路由时,合成后的保持违规小于100ps。
---
乔萨姆森
在原帖中查看解决方案
举报
张晶晶
2020-5-25 14:17:27
嗨,我建议继续实施设计。在实施阶段,大部分保留都已修复。
如果执行后仍存在保持违规请分享时序报告。(在合成后放置和路由不知道该工具所以需要一些近似,后实现时间是准确的。)谢谢,Yash
嗨,我建议继续实施设计。在实施阶段,大部分保留都已修复。
如果执行后仍存在保持违规请分享时序报告。(在合成后放置和路由不知道该工具所以需要一些近似,后实现时间是准确的。)谢谢,Yash
举报
陈鹏
2020-5-25 14:25:58
上个月有一次暂停违规的讨论:
https://forums.xilinx.com/t5/Timing-Analysis/Fixing-Hold-violation/td-p/282744
保持时间在实施期间是固定的,而不是在综合中。
建议在路由时,合成后的保持违规小于100ps。
---
乔萨姆森
上个月有一次暂停违规的讨论:
https://forums.xilinx.com/t5/Timing-Analysis/Fixing-Hold-violation/td-p/282744
保持时间在实施期间是固定的,而不是在综合中。
建议在路由时,合成后的保持违规小于100ps。
---
乔萨姆森
举报
李诗晴
2020-5-25 14:38:25
谢谢,实施后它得到修复。
谢谢,实施后它得到修复。
举报
更多回帖
rotate(-90deg);
回复
相关问答
BRAM
【新手求带】labview在创建
路径
时,使用时间日期作为相对
路径
,总是找不到
路径
时
怎么回事
?
2016-04-25
4755
在Virtex-5 FPGA
中
如何使用
BRAM
代替SRAM
2020-06-17
1983
如何在technology map viewer 查看
违规
的时序
路径
?
2015-09-25
5578
在安装labview时出现
保持
安装在本地硬盘是
怎么回事
?
2019-07-11
4512
ch438
数据
读取都会加上0x80是
怎么回事
?
2022-10-11
475
读取文件时候出错是
怎么回事
求指教
2015-09-08
3722
请问初始化
BRAM
后怎么显示
BRAM
数据
?
2019-04-18
2274
怎么将十进制
数据
存储到
bram
中
?
2020-05-11
1065
如何将一个位文件用于多个速度等级
2020-06-12
750
请问arm_cfft_radix4_f32()做FFT后
数据
对但
在数
组位置不对是
怎么回事
啊?
2018-09-27
6731
发帖
登录/注册
20万+
工程师都在用,
免费
PCB检查工具
无需安装、支持浏览器和手机在线查看、实时共享
查看
点击登录
登录更多精彩功能!
首页
论坛版块
小组
免费开发板试用
ebook
直播
搜索
登录
×
20
完善资料,
赚取积分