使用OSERDESE3如何进行示例设计

嗨Sujith，
我也有同样的问题。
你找到了解决这个问题的方法吗？
谢谢，
问候
斯特凡

检查此线程，讨论相同的内容
https://forums.xilinx.com/t5/UltraScale-Architecture/Camera-link-interface-in-UltraScale/td-p/692938
--------------------------------------------------
--------------------------------------------------
----------------没有一个愚蠢的问题。
随意问，但快速搜索，以确保它还没有得到解答。
保持对话，获得Kudos和Accept Solution。
--------------------------------------------------
--------------------------------------------------
-------------------

嗨，
谢谢你的快速回复！
我检查了这个帖子并阅读了应用笔记xapp585。
xapp585解释了在实现SERDES接收器时如何使用4to7变速箱。
对于SERDES变送器，他们使用7to14变速箱和级联模式下的OSERDES。
级联模式在超级设备中不可用。
在我的情况下（7：1 SERDES变送器）我需要一个7to8变速箱，因为Ultrascale OSERDESE3仅支持8：1变速箱。
还有其他应用笔记涉及此类应用程序吗？
谢谢你的帮助。
问候，
斯特凡

我在同一点上，我需要与OSERDESE3的7：1序列化比率来驱动带有Ultrascale fpga器件的LCD。
有人可以帮忙吗？
每个像素在4个7位通道上扩展，如下面的lcd数据输入图像所示。
我想实现一个4像素的聚合，可以用7 4：1比例序列化的序列进行序列化。
见下图。
也许有更简单的解决方案，这就是我需要一些线索的地方。