@utpal_das
它不是使用Vivado 2016.2设计的。
是否可以生成ibis?
是的,可以从Vivado生成IBIS模型。
这是最佳方式,因为它会考虑您的封装细节和引脚排列(如果有的话),并将它们映射到IO标准的相应引脚。
按照以下步骤操作,您应该能够为您的部件获得有效的IBIS模型,而不是进行手动编辑
以下是UG835的Tcl命令的语法
http://www.xilinx.com/support/documentation/sw_manuals/xilinx2015_4/ug835-vivado-tcl-commands.pdf
如果没有RTL并且您只需要该部件/包的通用IBIS模型,请按照Vivado中的以下步骤操作
创建新项目 - > I / O计划项目
如果您有CSV格式的Pin Out,请将其导入。
如果没有,请继续“此时不要导入I / O端口”
选择Part&
速度等级
完成并打开I / O Planning项目。
如果引脚排列可用,请为该引脚分配特定的IO标准。
如果不可用,请忽略此步骤。
在Tcl控制台中键入“write_ibis -allmodels”。
您可以根据上面的代码段将其他选项添加到Tcl命令中。
--------------------------------------------------
--------------------------------------------------
----------------没有一个愚蠢的问题。
随意问,但快速搜索,以确保它还没有得到解答。
保持对话,获得Kudos和Accept Solution。
--------------------------------------------------
--------------------------------------------------
-------------------
在原帖中查看解决方案
@utpal_das
它不是使用Vivado 2016.2设计的。
是否可以生成ibis?
是的,可以从Vivado生成IBIS模型。
这是最佳方式,因为它会考虑您的封装细节和引脚排列(如果有的话),并将它们映射到IO标准的相应引脚。
按照以下步骤操作,您应该能够为您的部件获得有效的IBIS模型,而不是进行手动编辑
以下是UG835的Tcl命令的语法
http://www.xilinx.com/support/documentation/sw_manuals/xilinx2015_4/ug835-vivado-tcl-commands.pdf
如果没有RTL并且您只需要该部件/包的通用IBIS模型,请按照Vivado中的以下步骤操作
创建新项目 - > I / O计划项目
如果您有CSV格式的Pin Out,请将其导入。
如果没有,请继续“此时不要导入I / O端口”
选择Part&
速度等级
完成并打开I / O Planning项目。
如果引脚排列可用,请为该引脚分配特定的IO标准。
如果不可用,请忽略此步骤。
在Tcl控制台中键入“write_ibis -allmodels”。
您可以根据上面的代码段将其他选项添加到Tcl命令中。
--------------------------------------------------
--------------------------------------------------
----------------没有一个愚蠢的问题。
随意问,但快速搜索,以确保它还没有得到解答。
保持对话,获得Kudos和Accept Solution。
--------------------------------------------------
--------------------------------------------------
-------------------
在原帖中查看解决方案
举报