赛灵思
直播中

李家沌

8年用户 213经验值
私信 关注
[问答]

将pkg文件与ibis文件集成到XCZU3EGS-FVA625时出现问题

我试图在Zynq Ultrascale +(xczu3eg-sfva625)和一个LPDDR4内存之间模拟HyperLynx上的信号完整性。
我从xilinx页面下载了ibis文件,但是当我试图模拟时,我无法获得正在寻找的正确信号。
这是由ibis文件包引起的,因为它们与引脚号不匹配,因此无法正常工作。
我找到AR#21632:(http://china.xilinx.com/support/answers/21632.html)并按照AR中的步骤操作,但在加载修改后的.ibs时仍然收到错误消息
有谁知道如何解决这个问题?
我在这里附上修改后的宜必思文件
xczu3eg_sfva625_grp1.pkg 134 KB

回帖(6)

陈迪

2020-5-5 09:31:32
@utpal_das
它不是使用Vivado 2016.2设计的。
是否可以生成ibis?
是的,可以从Vivado生成IBIS模型。
这是最佳方式,因为它会考虑您的封装细节和引脚排列(如果有的话),并将它们映射到IO标准的相应引脚。
按照以下步骤操作,您应该能够为您的部件获得有效的IBIS模型,而不是进行手动编辑
以下是UG835的Tcl命令的语法
http://www.xilinx.com/support/documentation/sw_manuals/xilinx2015_4/ug835-vivado-tcl-commands.pdf
如果没有RTL并且您只需要该部件/包的通用IBIS模型,请按照Vivado中的以下步骤操作
创建新项目 - > I / O计划项目
如果您有CSV格式的Pin Out,请将其导入。
如果没有,请继续“此时不要导入I / O端口”
选择Part&
速度等级
完成并打开I / O Planning项目。
如果引脚排列可用,请为该引脚分配特定的IO标准。
如果不可用,请忽略此步骤。
在Tcl控制台中键入“write_ibis -allmodels”。
您可以根据上面的代码段将其他选项添加到Tcl命令中。
--------------------------------------------------
--------------------------------------------------
----------------没有一个愚蠢的问题。
随意问,但快速搜索,以确保它还没有得到解答。
保持对话,获得Kudos和Accept Solution。
--------------------------------------------------
--------------------------------------------------
-------------------
在原帖中查看解决方案
举报

陈迪

2020-5-5 09:36:49
@utpal_das您是否尝试使用write_ibis命令在Vivado 2016.2中生成IBIS模型?
--------------------------------------------------
--------------------------------------------------
----------------没有一个愚蠢的问题。
随意问,但快速搜索,以确保它还没有得到解答。
保持对话,获得Kudos和Accept Solution。
--------------------------------------------------
--------------------------------------------------
-------------------
举报

孙榕

2020-5-5 09:44:45
嗨utpal_das
首先,您能否确定IBISCHK6的IBIS模型?
您可以在此消息日志中查看有用的信息。
下载IBISCHK6
https://ibis.org/ibischk6/
谢谢。
最好的祝福,
举报

李高胜

2020-5-5 09:55:44
它不是使用Vivado 2016.2设计的。
是否可以生成ibis?
举报

更多回帖

发帖
×
20
完善资料,
赚取积分