使用UART的vhdl代码出现错误和警告怎么解决？

似乎FIFO即时问题。
FIFO模块未在您的设计中正确实例化
谢谢和RegardsBalkrishan -----------------------------------------------
---------------------------------------------请将帖子标记为
一个答案“接受为解决方案”，以防它有助于解决您的查询。如果一个帖子引导到解决方案，请给予赞誉。

解决FIFO问题需要哪些变化......

您可以分享您的设计，以便在本地运行
谢谢和RegardsBalkrishan -----------------------------------------------
---------------------------------------------请将帖子标记为
一个答案“接受为解决方案”，以防它有助于解决您的查询。如果一个帖子引导到解决方案，请给予赞誉。

这是我的UART代码。
但是我希望在超级终端上显示19位，例如（1个开始，8个数据，8个地址和2个停止位），这些8位数据和8位地址应该相互分离，这意味着我要显示8位数据和8位
位地址分开。
我该怎么做才能达到这个效果......
GenericUART.xise 41 KB