FPGA|CPLD|ASIC论坛
直播中

Leo0001111

8年用户 6经验值
擅长:可编程逻辑 嵌入式技术 处理器/DSP 接口/总线/驱动
私信 关注
[问答]

如何避免AXI_hp总线锁死？

`1、在开发zynq工程时遇到多个axi_hp总线读写ddr时，总线锁死。
     现象就是axi_hp的wready信号一直为低。
     架构图：
                ps框图.png
2、应用
     write1、wrtie2、read1同时并行读写ddr3。一段时间后AXI_HP0的wready一直为低。                           
               应用框图.png

3、 更改了架构
           发现AXI_HP3一直没有resp反馈。总线不工作。AXI_HP3不能用么？
     








` 应用框图2.png

回帖（1）

卿小小_9e6

2020-4-15 22:46:22
本帖最后由 卿小小_9e6 于 2020-4-15 23:07 编辑

方便的话打包发邮箱看一下程序。916988627@qq.com
“2”里面涉及到的AXI_HP0的wready一直为低，可能是DDR写满溢出了，不再接收数据导致前端阻塞，最终使wready拉低。
“3”里面情况不了解，是不是重新架构之后板卡没有断电？涉及到ZYNQ的部分，建议每次断电重启后再烧写程序。
1 举报
  • Leo0001111: “2” 中提到的ddr写满溢出问题，我查看了程序，没有溢出。
    “3” 的问题解决了，AXI_HP3单独例化不能正常工作，把AXI_HP2也例化了才能用。
    现在我将程序改为“3”中提到的那种架构，出现的故障现象不一样了。现在的现象是write2写完DDR后，反馈通道的bvalid一直为低。

更多回帖

1 0 0

相关问答

FPGA AXI总线
发帖
电子发烧友APP
|投诉反馈|电子发烧友网
© 2021 bbs.elecfans.com
湘ICP备2023018690号
×
20
完善资料，
赚取积分