FPGA|CPLD|ASIC论坛
登录
直播中
梅雪松
13年用户
1237经验值
擅长:可编程逻辑 嵌入式技术 EDA/IC设计 控制/MCU
私信
关注
[资料]
【工程源码】【Modelsim常见问题】不报错但一直显示Loading
FPGA开发
本文和设计代码由
FPGA
爱好者小梅哥编写,未经作者许可,本文仅允许网络
论坛
复制转载,且转载时请标明原作者。
Modelsim
仿真
时,不报错,也不出波形,一直显示Loading
问题原因
该问题的原因为Windows开启了防火墙,且对Modelsim实施了屏蔽。
解决方法
关闭Windows防火墙。
更多回帖
rotate(-90deg);
回复
相关帖子
FPGA开发
AD中验证变更
报错
,
但
执行变更
不报错
什么原因?
2023-01-25
1886
用keil写
工程
一直
报错
的原因
2022-01-10
881
【
Modelsim
常见问题
】Can't launch the
ModelSim
-Altera software
2020-02-13
5236
【
Modelsim
常见问题
】Error
loading
design
2020-02-13
8322
FPGA基础篇(三):
modelsim
仿真的几个
常见问题
2017-04-15
5900
modelsim
总是出现error
loading
design
2017-04-09
22518
{芯航线FPGA开发板学习笔记} FPGA新手
常见问题
2015-11-03
2450
error
loading
design
2015-08-23
13593
Quartus调用
ModelSim
问题
2015-08-03
4598
modelsim
仿真出错“Error
loading
design”
2015-07-29
20572
发帖
登录/注册
20万+
工程师都在用,
免费
PCB检查工具
无需安装、支持浏览器和手机在线查看、实时共享
查看
点击登录
登录更多精彩功能!
首页
论坛版块
小组
免费开发板试用
ebook
直播
搜索
登录
×
20
完善资料,
赚取积分