赛灵思
直播中

吴樵

7年用户 232经验值
私信 关注
[问答]

Spartan 6 FPGA LUT中是否有pmos和nmos transisors?

大家好,
如果我想使用spartan 6 FPGA实现简单的“和”门,请说。
我理解“和”门将被模拟到查找表中。
有人可以对此有所了解吗?
和门真值表是否被移植到LUT?
LUT中是否有pmos和nmos transisors?
Spartan 6有6个输入LUT,所以如果我想实现一个简单的两个输入“和”门,那么其他四个输入会发生什么?
谢谢,
马诺

回帖(6)

姜雨孜

2019-8-9 09:31:02
(1)是的,AND门真值表将被映射到LUT。
(2)Xilinx可能不会准确地告诉我们他们的LUT是如何构造的。
可以说它们是64位,1位SRAM。
(3)他们被忽略了。
对于4输入查找表,真值表将是:
0000:0
0001:0
0010:0
0011:0
0100:0
0101:0
0110:0
0111:0
1000:0
1001:0
1010:0
1011:0
1100:1
1101:1
1110:1
1111:1
(即,无论何时设置前两位,输出为1;否则为零)。
六输入LUT将完全相同,但有64个条目而不是16个。
在原帖中查看解决方案
举报

姜雨孜

2019-8-9 09:49:29
(1)是的,AND门真值表将被映射到LUT。
(2)Xilinx可能不会准确地告诉我们他们的LUT是如何构造的。
可以说它们是64位,1位SRAM。
(3)他们被忽略了。
对于4输入查找表,真值表将是:
0000:0
0001:0
0010:0
0011:0
0100:0
0101:0
0110:0
0111:0
1000:0
1001:0
1010:0
1011:0
1100:1
1101:1
1110:1
1111:1
(即,无论何时设置前两位,输出为1;否则为零)。
六输入LUT将完全相同,但有64个条目而不是16个。
举报

黄彩萍

2019-8-9 09:58:24
我非常相信工程师对实际实现的方式有深刻的认识,因为当使用更高级别的抽象工具时,具有知识的工程师可以更好地实现更好的实施(即,成本更低,性能更高,功耗更低)。
因此,我喜欢你的问题,但也想知道你为什么要问他们。
正如'u4223374'所指出的,考虑如何在实际硅片中实现LUT几乎没有什么意义。作为用户,您可以影响使用多少LUT以及每个LUT中的位模式。
你不能影响晶体管的选择或它们如何切换等。
由'u4223374'给出的4输入LUT的示例是正确的,并且假设正在使用LUT地址的最高有效2位(即其输入)。
实际上,可以使用任何2个输入,只要适当调整查找表中的位模式即可。
正如您可以分配使用哪些输入一样,工具可以更改使用的输入。
这为设计的路由提供了更多选项,允许对每个信号使用方便的LUT输入(提供位模式以反映任何引脚交换)。
不太明显的是复制位模式的机会。
使用examplegiven by'u4223374'我们可以看到实际需要的4位模式已被复制4次,因为这允许2个未使用的输入具有任何值。
这反过来意味着未使用的输入被收集到'0','1'或甚至是某些改变状态无关紧要;
输出值仅取决于感兴趣的两个输入。
Ken Chapman英国Xilinx主要工程师
举报

刘欢

2019-8-9 10:07:10
谢谢你的回复查普曼。
我心中有这些问题主要是出于以下原因。
1.如果FPGA将栅极实现为LUT并且栅极结构将以电子方式不同,那么它们如何使用FPGA来原型化ASIC?
也对如何在更深层次上实施它感到好奇。
谢谢,
马诺
举报

更多回帖

发帖
×
20
完善资料,
赚取积分