FPGA 学习小组
登录
直播中
余英姿
8年用户
216经验值
私信
关注
请问时钟分频与不分频怎么写类似于ifelse?
开启该帖子的消息推送
时钟
func(inclk , fenpin_para,out_clk)
fenpin_para =0的时候不让他分频 直接out_clk=inclk;
其他值 处理分频,感觉这不能写在一个module里。
有什么好办法吗?
回帖
(2)
任娟娟
2019-5-24 09:30:54
怎么不能了?
怎么不能了?
举报
卢家辉
2019-5-24 09:38:03
嗯,是可以的。用assign = x ?a:b 之前刚学 没搞清
嗯,是可以的。用assign = x ?a:b 之前刚学 没搞清
举报
更多回帖
rotate(-90deg);
回复
相关问答
时钟
请问
一下PLLSRC HSI是
不分频
还是2
分频
啊?
2022-06-17
977
51定时器
分频
的目的是什么
2022-01-21
2489
dsp28335产生pwm波时,高速外设
时钟
可以
不分频
吗?
2016-03-16
12308
029lan的pwm预
分频
器设置最少要为1吗,即2
分频
,设为0时没有输出是为什么?
2023-06-19
668
请问
6748这个DSP能不能
分频
出
时钟
源到普通IO口输出?
2019-07-03
3707
请问
ATtiny13系统
时钟
如何通过设置
时钟
预
分频
寄存器CLKPR来
分频
?
2020-11-11
1313
STM32
时钟
分频
系数的知识点汇总,绝对实用
2021-12-15
2684
CH32V203的设置问题求解
2022-09-15
1024
stm32为啥不能只使用一个
时钟
呢?
2017-04-03
2925
CPLD
时钟
分频
问题
2013-04-25
4465
发帖
登录/注册
20万+
工程师都在用,
免费
PCB检查工具
无需安装、支持浏览器和手机在线查看、实时共享
查看
点击登录
登录更多精彩功能!
首页
论坛版块
小组
免费开发板试用
ebook
直播
搜索
登录
×
20
完善资料,
赚取积分