你好迈克，
RM cf章节6.6.3中解释了一些限制
FMPLL具有以下主要特征：
输入时钟频率4 MHz - 16 MHz OK
●压控振荡器（VCO）的范围为256 MHz至512 MHz
您需要更新PLL设置（IDF和NDIV）
为了在256Mhz和512Mhz之间
最好的祝福
二万
以上来自于谷歌翻译
以下为原文
hello Mike ,
There are some limitations explained in the RM cf chapter 6.6.3
The FMPLL has the following major features:
� Input clock frequency 4 MHz – 16 MHz OK
â—� Voltage controlled oscillator (VCO) range from 256 MHz to 512 MHz
You need to update in your PLL Settings (IDF and NDIV)
in order to be between 256Mhz and 512Mhz
- * @brief SPC5_FMPLL0_VCO_CLK clock point.
- #define SPC5_FMPLL0_VCO_CLK
- ((SPC5_XOSC_CLK / SPC5_FMPLL0_IDF_VALUE) * SPC5_FMPLL0_NDIV_VALUE)
Best regards
Erwan
你好迈克，
RM cf章节6.6.3中解释了一些限制
FMPLL具有以下主要特征：
输入时钟频率4 MHz - 16 MHz OK
●压控振荡器（VCO）的范围为256 MHz至512 MHz
您需要更新PLL设置（IDF和NDIV）
为了在256Mhz和512Mhz之间
最好的祝福
二万
以上来自于谷歌翻译
以下为原文
hello Mike ,
There are some limitations explained in the RM cf chapter 6.6.3
The FMPLL has the following major features:
� Input clock frequency 4 MHz – 16 MHz OK
â—� Voltage controlled oscillator (VCO) range from 256 MHz to 512 MHz
You need to update in your PLL Settings (IDF and NDIV)
in order to be between 256Mhz and 512Mhz
- * @brief SPC5_FMPLL0_VCO_CLK clock point.
- #define SPC5_FMPLL0_VCO_CLK
- ((SPC5_XOSC_CLK / SPC5_FMPLL0_IDF_VALUE) * SPC5_FMPLL0_NDIV_VALUE)
Best regards
Erwan
举报
