赛灵思
直播中

潘凌

7年用户 174经验值
私信 关注
[问答]

VIRTEX 5 IBIS收到错误消息

先生/女士
当我试图将Virtex 5 IBIS模型分配给我的virtex 5(部件号XC5VLX30-FF324)FPGA时,我收到了一条错误消息。
我附上了我收到的错误信息,以及我从Xilinx网站获得的IBIS模型
只是支持我解决这个错误。
带着敬意
David.T
virtex5_IBIS_v2.6_Ccomp.zip 3002 KB

以上来自于谷歌翻译


以下为原文

Sir/Madam

I got an error message when I was trying to assign Virtex 5 IBIS Model to my virtex 5(Part NO. XC5VLX30-FF324)Fpga.

I have attached the error message which I got, and IBIS Model which I have got from Xilinx Website

just support me to solve this error.


with regards
David.T
            virtex5_IBIS_v2.6_Ccomp.zip ‏3002 KB

回帖(3)

潘晶燕

2019-2-26 10:42:39
T,
图片太小,无法读取错误消息。
什么工具报告什么错误?
Xilinx为第三方SI工具(Cadence,Mentor等)提供IBIS模型,因此我们不使用文件本身:我们创建它们供其他人使用。
Austin Lesea主要工程师Xilinx San Jose

以上来自于谷歌翻译


以下为原文

t,
 
The picture is too small to read the error message.
 
What tool is reporting what error?
 
Xilinx provides IBIS models for third party SI tool (Cadence, Mentor, etc.) so we do not use the files per se:  we create them for others to use.
 
 
Austin Lesea
Principal Engineer
Xilinx San Jose
举报

高颖

2019-2-26 10:55:51
由于ibischk5发现以下错误,Sir SirUnable导入文件C: Cadence  SPB_16.6  share  pcb  signal  virtex5.ibs:
IBISCHK5 V5.0.3
检查C: Cadence  SPB_16.6  share  pcb  signal  virtex5.ibs for IBIS 3.2兼容性......
错误(第65行) - 超过80个字符。
错误:1
文件失败这是从cadence工具生成的错误文件。与respectDavid.T

以上来自于谷歌翻译


以下为原文

Hello Sir
Unable to import file C:CadenceSPB_16.6sharepcbsignalvirtex5.ibs due to the following errors found by ibischk5:IBISCHK5 V5.0.3Checking C:CadenceSPB_16.6sharepcbsignalvirtex5.ibs for IBIS 3.2 Compatibility...ERROR (line   65) - Exceeds 80 chararacters.Errors  : 1File Failed
This the error file which is generated from cadence tool.

With regards
David.T
举报

潘晶燕

2019-2-26 11:13:56
好,
你需要和Cadence谈谈这件事。
我们提供标准的IBIS文件和格式。
不是Xilinx问题(Cadence Tool = Cadence问题)。
好?
Austin Lesea主要工程师Xilinx San Jose

以上来自于谷歌翻译


以下为原文

OK,
 
You need to talk to Cadence about that.
 
We supply the standard IBIS file and format.
 
Not a Xilinx problem (Cadence Tool = Cadence Problem).
 
ok?
 
 
Austin Lesea
Principal Engineer
Xilinx San Jose
举报

更多回帖

发帖
×
20
完善资料,
赚取积分