赛灵思
直播中

徐凤

7年用户 219经验值
私信 关注
[问答]

可以使用UCF文件更改切片参数吗?

嗨,
我可以使用UCF文件更改切片参数吗?
例如,我想将我的寄存器类型编辑为“FF”或“LATCH”。
我还没有在Xilinx的约束指南中找到它。
谢谢。
阿卜杜拉

以上来自于谷歌翻译


以下为原文

Hi,

May I change slice parameters using UCF file?

For example, I want to edit my register type as "FF" or "LATCH". I couldn't find it in constraints guide of Xilinx yet.

Thank you.
abdullah

回帖(5)

曾玲娟

2019-1-14 11:34:36
公平地说,很可能用FED(FPGA编辑器)或XDL来改变它,但我一般不推荐它。
BT
在原帖中查看解决方案

以上来自于谷歌翻译


以下为原文

In fairness, it is likely possible to change this with FED (FPGA Editor) or XDL, but I don't generally recommend it.

 

bt

View solution in original post
举报

曾玲娟

2019-1-14 11:53:47
没有。
FF(例如FDCE,FDPE,FDRE和FDSE)和锁存器(例如LDCE和LDPE)是网表中的不同原语。
端口的名称也不同。
有关更多信息,请参阅相应的库指南。
在对设计进行适当的更改后,您需要重新合成并实现设计。
由于功能行为不相同,因此可能几乎没有实际需要。
BT

以上来自于谷歌翻译


以下为原文

No.

 

FFs (e.g. FDCE, FDPE, FDRE, and FDSE) and latches (e.g. LDCE and LDPE) are different primitives in the netlist. The ports are also named differently. See the appropriate Library Guide for more information.

 

You need to resynthesize and implement the design after making the appropriate changes to the design.

 

Since the functional behaviors are not identical, there would likely be little practical need for this.

 

bt
举报

曾玲娟

2019-1-14 12:01:51
公平地说,很可能用FED(FPGA编辑器)或XDL来改变它,但我一般不推荐它。
BT

以上来自于谷歌翻译


以下为原文

In fairness, it is likely possible to change this with FED (FPGA Editor) or XDL, but I don't generally recommend it.

 

bt
举报

张志诚

2019-1-14 12:21:39
谢谢你的答案。
我还有一个问题。
我可以在HDL代码中编辑切片寄存器的INIT 0,INIT 1,SLOW,SR HIGH等属性吗?
谢谢。
阿卜杜拉

以上来自于谷歌翻译


以下为原文

Thank you for answer.
 
I have one more question.
 
May I edit INIT0, INIT1, SRLOW, SRHIGH, etc. attributes of a slice register in HDL code?
 
Thank you.
abdullah
举报

更多回帖

发帖
×
20
完善资料,
赚取积分