FPGA|CPLD|ASIC论坛

冯小明

8年用户 12经验值

擅长:可编程逻辑模拟技术嵌入式技术存储技术接口/总线/驱动处理器/DSP EDA/IC设计

私信关注

[问答]

数字IC设计Optimize a timing paths

如图所示，用反相器、与非、或非、异或还有选择器优化从IN#到OUT的时序路径

已退回10积分

回帖（1）

林夕

2018-9-13 08:12:41

学习学习，入门学习，共同努力共同加油。

举报

更多回帖

1

相关问答

×

20

完善资料，
赚取积分