请问AD7626 FPGA LVDS 电平标准如何选择？

我需要用 Xilinx FPGA 与 AD7626 接口，之间有 CNV、CLK、DCO、D 四对 LVDS 信号，请问 FPGA 里应该采用怎样的 LVDS 电平标准与 AD7626 匹配？

2018-7-27 09:03:32

[size=18.6667px] LVDS 是差分信号，你这边有输入输出，一般来说，[size=18.6667px]Xilinx的LVDS 的差分对输入信号可以输入低于vcco电压的信号（具体看数据手册），但是FPGA输出LVDS,的信号幅度一般和vcco信号相同

2018-7-27 09:14:44

引用: ke5627712 发表于 2018-7-27 09:03
LVDS 是差分信号，你这边有输入输出，一般来说，Xilinx的LVDS 的差分对输入信号可以输入低于vcco电压的信号（具体看数据手册），但是FPGA输出LVDS,的信号幅度一般和vcco信号相同

能否采用 "LVDS_25" 这个 IOSTANDARD?

更多回帖