新人求教，CPLD串口通讯一直不成功

   先贴代码吧。。。。     module my_uart_tx(clk,rst_n,clk_bps,rx_data,rx_int,rs232_tx,bps_start);


input clk;                // 50MHz主时钟
input rst_n;        //低电平复位信号
input clk_bps;                // clk_bps的高电平为接收或者发送数据位的中间采样点
input[7:0] rx_data;        //接收数据寄存器
input rx_int;                //接收数据中断信号,接收到数据期间始终为高电平,在次利用它的下降沿来启动发送数据
output rs232_tx;        // RS232发送数据信号
output bps_start;        //接收或者要发送数据，波特率时钟启动信号置位

//---------------------------------------------------------
reg rx_int0,rx_int1,rx_int2;        //rx_int信号寄存器，捕捉下降沿滤波用
wire neg_rx_int;        // rx_int下降沿标志位

always @ (posedge clk or negedge rst_n) begin
        if(!rst_n) begin
                        rx_int0 <= 1'b0;
                        rx_int1 <= 1'b0;
                        rx_int2 <= 1'b0;
                end
        else begin
                        rx_int0 <= rx_int;
                        rx_int1 <= rx_int0;
                        rx_int2 <= rx_int1;
                end
end

assign neg_rx_int =  ~rx_int1 & rx_int2;        //捕捉到下降沿后，neg_rx_int拉地保持一个主时钟周期

//---------------------------------------------------------
reg[7:0] tx_data;        //待发送数据的寄存器
//---------------------------------------------------------
reg bps_start_r;
reg tx_en;        //发送数据使能信号，高有效
reg[3:0] num;

always @ (posedge clk or negedge rst_n) begin
        if(!rst_n) begin
                        bps_start_r <= 1'bz;
                        tx_en <= 1'b0;
                        tx_data <= 8'd0;
                end
        else if(neg_rx_int) begin        //接收数据完毕，准备把接收到的数据发回去
                        bps_start_r <= 1'b1;
                        //tx_data <= rx_data;        //把接收到的数据存入发送数据寄存器
                        tx_data<=7'h6;
                       
                        tx_en <= 1'b1;                //进入发送数据状态中
                end
        else if(num==4'd11) begin        //数据发送完成，复位
                        bps_start_r <= 1'bz;
                        tx_en <= 1'b0;
                end
end

assign bps_start = bps_start_r;

//---------------------------------------------------------
reg rs232_tx_r;

always @ (posedge clk or negedge rst_n) begin
        if(!rst_n) begin
                        num <= 4'd0;
                        rs232_tx_r <= 1'b1;
                end
        else if(tx_en) begin
                        if(clk_bps)        begin
                                        num <= num+1'b1;
                                        case (num)
                                                4'd0:        rs232_tx_r <= 1'b0;         //发送起始位
                                                4'd1:        rs232_tx_r <= tx_data[0];        //发送bit0
                                                4'd2:        rs232_tx_r <= tx_data[1];        //发送bit1
                                                4'd3: rs232_tx_r <= tx_data[2];        //发送bit2
                                                4'd4: rs232_tx_r <= tx_data[3];        //发送bit3
                                                4'd5: rs232_tx_r <= tx_data[4];        //发送bit4
                                                4'd6: rs232_tx_r <= tx_data[5];        //发送bit5
                                                4'd7:        rs232_tx_r <= tx_data[6];        //发送bit6
                                                4'd8: rs232_tx_r <= tx_data[7];        //发送bit7
                                                4'd9: rs232_tx_r <= 1'b0;        //发送结束位
                                                 default: rs232_tx_r <= 1'b1;
                                                endcase
                                end
                        else if(num==4'd11) num <= 4'd0;        //复位
                end
end

assign rs232_tx = rs232_tx_r;

endmodule

    以上代码是购买开发板自带例程，但是有个奇怪的问题。这句话不管怎么改（tx_data <= rx_data;）串口都能收到发送的数据，比如改成（tx_data <=7'h6;）或者注释掉也能收到发送的数据。恳请各位大神指教下问题！