完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
8997
|
FPGA的电平是3.3V的，你应该把5V的变到3.3V，打赏积分把
|
|
|
2016-7-26 16:45:38
评论
|
|
|
谢谢您的回复。 不过电平经过电阻及LED后是有压降的。我实测 “A” 点电压是 3.2V 。 如果把5V换成3.3V，那么“A” 点的电压就只有1.4V左右了。这样不管我按键有没有按下，输入一直都是低电平的。 |
|
|
|
|
|
呵呵，1.4V低电平？你试过
|
|
|
2016-7-28 09:16:06
评论
|
|
|
|
|
|
|
|
|
LED当然有压降，A点1.4V的话，FPGA认为它是低电平吗？
|
|
|
2016-7-29 14:35:31
评论
|
|
|
通过设置IO弱上拉，已解决问题。供参考，谢谢
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
NVMe高速传输之摆脱XDMA设计52：主要功能测试结果与分析4（NVMe 指令提交与完成机制测试）
866 浏览 0 评论
NVMe高速传输之摆脱XDMA设计51：主要功能测试结果与分析3 nvmePCIe高速存储 PCIe高速存储
546 浏览 0 评论
NVMe高速传输之摆脱XDMA设计50：主要功能测试结果与分析2 nvmePCIe高速存储
524 浏览 0 评论
NVMe高速传输之摆脱XDMA设计49：主要功能测试结果与分析1
1568 浏览 0 评论
1031 浏览 0 评论
4525 浏览 64 评论
/9 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
淘帖
4710
