完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
本帖最后由 tl电子 于 2016-7-2 09:38 编辑
小白新人求教，下面这一段代码可以生成clk的测试波形 clk_p: PROCESS BEGIN wait for 10ns; clk<= not clk; END PROCESS clk_p; 但是下面这一段代码，b只加了一次，并没有循环加一 always : PROCESS BEGIN wait for 10ps; b<=b+1; wait for 10ps; WAIT; END PROCESS always; 小白不理解了，是跟硬件描述语言有关吗？ 啊啊 不用了 发现那里有一个wait忘记删除了。。。。 
0
|
|
相关推荐
2个回答
|
|
|
你这个b定义成什么类型的呢？
最佳答案
|
|
|
2016-7-2 09:34:39
评论
|
|
|
本帖最后由 tl电子 于 2016-7-3 13:05 编辑
std_logic_vector(7 downto 0) 那个我发完贴就发现问题了。最后的always应该删掉，要不一直是挂起状态 
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
NVMe高速传输之摆脱XDMA设计50：主要功能测试结果与分析2 nvmePCIe高速存储
252 浏览 0 评论
NVMe高速传输之摆脱XDMA设计49：主要功能测试结果与分析1
1501 浏览 0 评论
907 浏览 0 评论
855 浏览 0 评论
658 浏览 0 评论
4427 浏览 63 评论
/9 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
4469
淘帖
628
