完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
FPGA经验之谈
摘要:在数字电路的设计中,时序设计是一个系统性能的主要标志,在高层次设计方法中,对时序控制的抽象度也相应提高,因此在设计中较难把握,但在理解RTL电路时序模型的基础上,采用合理的设计方法在设计复杂数字系统是行之有效的,通过许多设计实例证明采用这种方式可以使电路的后仿真通过率大大提高,并且系统的工作频率可以达到一个较高水平。关键词:FPGA 数字电路 时序 时延路径 建立时间 保持时间
Hp2Xl6O9.pdf (1.11 MB, 下载次数: 9 ) [/hide]
1aULJ0Mk.jpg (12.21 KB, 下载次数: 12)
举报
king_nina
grissom
35165
分享精神啊???????????????????、
shoxgov
h1654155729.4020
liangyuliyu0
qqzhiyaoyy
andyskyboy
发布
基于FPGA的阵列相机的实时监测和大容量存储
827 浏览 0 评论
FPGA 高级设计:时序分析和收敛
616 浏览 0 评论
FPGA设计经验之图像处理
896 浏览 0 评论
基于FPGA的千兆以太网设计
682 浏览 0 评论
在做基于fpga的数字示波器这个项目时,我用的是vivado平台,遇到了显示相关的问题。
1702 浏览 1 评论
新技术VPX VME64总线介绍
3019 浏览 70 评论
电子发烧友网
电子发烧友论坛
查看 »
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-6-24 20:03 , Processed in 0.540157 second(s), Total 52, Slave 45 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com