基本组合电路设计实验

2009-10-11 09:19:41 2159

0 实验一基本组合电路设计（1）实验目的：熟悉QuartusⅡ的文本输入设计法和原理图输入设计法，学习简单组合电路以及多层次电路的设计、仿真和硬件测试。（2）实验内容： Ⅰ.利用QuartusⅡ完成2选1多路选择器的文本编辑输入。【参考程序】： ENtiTY mux21a IS PORT ( a, b, s: IN BIT; y : OUT BIT ); END ENTITY mux21a; ARCHITECTURE one OF mux21a IS BEGIN PROCESS (a,b,s) BEGIN IF s =‘0' THEN y <= a ; ELSE y <= b ; END IF; END PROCESS; END ARCHITECTURE one ; Ⅱ.将实验Ⅰ中的2选1多路选择器生成一个元件mux21a，利用原理图输入设计方法实现图1-1的双2选1多路选择器，并将此文件放在同一目录中。最后进行编译、仿真，并对其仿真波形作出分析说明。图1-1 双2选1多路选择器 Ⅲ.对Ⅱ进行引脚锁定及硬件下载测试。建议选择实验电路模式5，用键1（PIO0,引脚号为1）控制s0；用键2（PIO1，引脚号为2）控制s1；a3、a2和a1分别接clock5(引脚号为16)、clock0（引脚号为93）和clock2（引脚号为17）；输出信号outy接扬声器spker（引脚号为129）。通过短路帽选择clock5接1024Hz信号，clock0接256Hz信号， clock2接8Hz信号。最后进行编译、下载和硬件测试实验（通过选择键1、键2、控制s0、s1，可使扬声器输出不同音调）。（3）实验报告： 1．实验Ⅱ的原理图。 2．实验Ⅱ的仿真波形报告分析说明。 3．实验Ⅲ硬件测试的详细实验说明。 0 本帖子中包含更多资源您需要登录才可以下载或查看，没有帐号？注册 x
2009-10-11 09:19:41　　评论淘帖0 举报相关推荐 • 组合逻辑电路设计实验 0 • 基本组合逻辑电路 2634 • 组合逻辑电路的设计实验 4012 • 组合逻辑电路的设计及实验 2994 • 组合逻辑电路实验 2448 • 组合逻辑电路实验 3041 • 组合逻辑电路设计基础 0 • 组合逻辑电路设计 14 • 组合逻辑电路的设计实验 4041 • VHDL语言的组合电路设计 2535