顶层为原理图的能显示16进制减法计数器设计

2009-10-11 08:51:38 4776

0 顶层为原理图的能显示16进制减法计数器设计 1.用VHDL设计一个二选一电路，并用ModelSim Simulator 仿真验证。要求该二选一电路能实现16进制数的两位数据串行输出（或称动态输出）。（在图6－1中为KZ模块，其中Q(3:0)为数据输出信号，D(2:0)为输出位选通信号）。 2.用VHDL设计一个16进制减法器，并用ModelSim Simulator 仿真验证。 3.用VHDL设计一个共阴极7段译码电路，并用ModelSim Simulator 仿真验证。 4.设计一个能显示15到0减法计数器顶层为原理图电路。用ModelSim Simulator 仿真验证。 5.设计一个能将一个输入总线数值为0000到1111的分成输出为个、十位的二个总线信号（个位为0000到1001，十位为0000到0001）。 6.学习根据硬件实验装置外围电路与可编程器件引脚连接关系的附录表1 （或所选硬件实验装置的芯片与外围电路连接附录表）定义芯片的I/O管脚，并将所设计16进制减法计数器下载到可编程器件芯片中去，通过硬件实验装置验证设计结果。 7.掌握数据并行输入并行输出，串行输入并行输出及并行输入串行输出的设计电路。本设计中控制电路为数据并行输入串行输出。 0 本帖子中包含更多资源您需要登录才可以下载或查看，没有帐号？注册 x
2009-10-11 08:51:38　　评论淘帖0 举报相关推荐 • 30进制加法计数器和30进制减法计数器 7493 • 5进制计数器设计方案汇总（三款计数器的电路原理图） 67258 • 求十二进制减法计数器 3622 • 减法计数器的结构原理 18019 • 求改进六十进制减法计数器 3573 • 24进制计数器的设计 81 • 计数器原理图介绍 14 • 45进制计数器 4799 • 24进制计数器 11664 • 64进制计数器 4474 1 个讨论