完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
谁能给个verilog中的.vt格式文件的建立路径，比如要建一个.v文件的路径是：quartus/new/Verilog hdl file;再比如要建一个时序文件，路径是：quartus/new/synopsys design constraints file.如果要建一个.vt格式的测试文件，路径该是什么，谢谢啦
0
|
|
相关推荐
|
|
请问各位大神，为什么用非隔离电源max6675K 读数不是0就是775度啊
562 浏览 1 评论
821 浏览 1 评论
1758 浏览 3 评论
1466 浏览 0 评论
99.9%的ACDC开关电源都会因为这个隐蔽BUG导致自身或者后级电路过早失效
1428 浏览 2 评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
5331
评论
淘帖
3714
10
