完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
times New="New" Roman'; mso-hansi-font-family: 'Times New="New" Roman'; mso-bidi-font-family: 'Times New="New" Roman'; mso-font-kerning: 1.0pt; mso-ansi-language: EN-US; mso-fareast-language: ZH-CN; mso-bidi-language: AR-SA">在高速设计中,如何解决信号的完整性问题?
|
|
相关推荐
1个回答
|
|
信号完整性基本上是阻抗匹配的问题。而影响阻抗匹配的因素有信号源的架构和输出阻抗(output impedance),走线的特性阻抗,负载端的特性,走线的拓朴(topology)架构等。解决的方式是靠端接(termination)与调整走线的拓朴。
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
求助大佬们,装了补丁的pads9.5,页面还是有这种问题怎么办?
5386 浏览 1 评论
4088 浏览 1 评论
PADS Layout 在Bottom层添加测试点,被盖了绿油(同样的操作TOP层没有被绿油覆盖),怎么设置才能去掉绿油?
4690 浏览 1 评论
8953 浏览 0 评论
PADS DRC报焊盘之间距离过小,焊盘间距为7,但是规则的安全间距为5
16564 浏览 2 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-24 08:22 , Processed in 0.473333 second(s), Total 74, Slave 57 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号