完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_ARITH.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENtiTY freq IS PORT ( clk, xclk : IN STD_LOGIC; rst :IN STD_LOGIC; ceen:out std_logic; led1,led2,led3,led4:out std_logic_vector(6 DOWNTO 0); ge,shi,bai,qian :OUT STD_LOGIC_VECTOR(3 DOWNTO 0) ); END freq; ARCHITECTURE behav OF freq IS SIGNAL count0 : STD_LOGIC_VECTOR(3 DOWNTO 0):="0000"; SIGNAL count1 : STD_LOGIC_VECTOR(3 DOWNTO 0):="0000"; SIGNAL count2 : STD_LOGIC_VECTOR(3 DOWNTO 0):="0000"; SIGNAL count3 : STD_LOGIC_VECTOR(3 DOWNTO 0):="0000"; SIGNAL num : STD_LOGIC_VECTOR(3 DOWNTO 0):="0000"; SIGNAL clr,en,c0,c1,c2 : STD_LOGIC; SIGNAL NO1,NO2,NO3,NO4:STD_LOGIC_VECTOR(3 DOWNTO 0); BEGIN END behav; ![]() |
|
相关推荐
2个回答
|
|
VHDL不精通,建议你发在qq群里看看
|
|
|
|
一些信号没有给初始值,还有就是一些信号没有用到
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
397 浏览 0 评论
求FPGA 驱动控制ltc2271 或者 ltc2180 或者 ltc2190或者 ltc2202 的代码
1703 浏览 0 评论
469 浏览 0 评论
求助:遇见诡异问题,FPGA模块A输出端口连接模块B输入后,模块A不能正常工作的
1824 浏览 1 评论
518 浏览 0 评论
4584 浏览 102 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-8-29 01:30 , Processed in 0.603978 second(s), Total 77, Slave 58 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191