完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
`Xilinx FPGA入门连载73:波形发生器之IP核CORDIC(正弦波)配置 特权同学,版权所有 配套例程和更多资料下载链接: 打开ISE工程,如图所示,在“Design à Implementation à Hierarchy”中的任意位置单击鼠标右键,弹出菜单中选择“New Source..”。 在“New Source Wizard”中,做如图所示的设置。 ● “Select Source Type”中选择新建文件类型为“IP(CORE Generator & Architecture Wizard)”。 ● “File name”即文件名,我们命名为“sin_controller”。 ● “Location”下面输入这个新建文件所存放的路径,我们将其定位到工程路径下的“ipcore_dir”文件夹下。 ● 勾选上“Add to project”。 完成以上设置后,点击“Next”进入下一步。 在“Select IP”页面中,如图所示,我们在“Viewby Function”下面找到“Math Functions à CORDIC à CORDIC”,单击选中它,接着点击“Next”进入下一步。
弹出“Summary”页面后,点击“Finish”即可。 弹出的第1个页面中,如图所示,“FunctionalSelection”选择“Sin and Cos”;“Architectural Configuration”选择“Parallel”;“PipeliningMode”选择“Maximum”,然后点击“Next”到下一个配置页面。 弹出的第2个页面中,如图所示进行配置,然后点击“Next”到下一个配置页面。 ● “Phase Format”选择“Scaled Radians”,表示我们输入给IP核模块的相位是-1到+1的数据,IP核内部会自动再乘以pi得到相位。若选择“Radians”,则输入给IP核模块的相位是-pi到+pi的数据。 ● “Input Width”输入“16”bit,这16bit的高3位代表整数部分,第13bit代表小数部分,因此代表-1到+1的一个周期就是16'he000到16'h2000。 ● “Output Width”输入“12”bit,这12bit的高2bit代表整数部分,低10bit代表小数部分。Sin输出的范围是-1到+1,即12'hc00到12'h400。 ● “Round Mode”选择默认的“Truncate”。 |
|
相关推荐 |
|
只有小组成员才能发言,加入小组>>
882个成员聚集在这个小组
加入小组4511 浏览 0 评论
特权同学 Verilog边码边学 Lesson01 Vivado下载与安装
2616 浏览 1 评论
玩转Zynq连载50——[ex69] FIR滤波器IP仿真实例
4294 浏览 2 评论
玩转Zynq连载49——[ex68] MT9V034摄像头的图像FFT滤波处理
5243 浏览 1 评论
玩转Zynq连载48——[ex67] Vivado FFT和IFFT IP核应用实例
5279 浏览 0 评论
1925浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-29 05:09 , Processed in 0.582771 second(s), Total 42, Slave 32 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号