完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
6691
|
在labview FPGA模块中，要给其加一个时钟，40M，80M都可以。
1、排除用timed Loop，因为外边加这个无法烧入FPGA； 2、加Loop Timer，也就是用下面这种方式时，在示波器上看也得不到正确的时钟； 求问各位大神如何解决？感激不尽 
0
已退回3积分
|
|
相关推荐
5个回答
|
|
|
|
|
|
2016-4-7 10:05:40
评论
|
|
|
这个得看想要什么型号了，NI官网都可以查得到 |
|
|
|
|
|
各位有经验的盆友们麻烦给提示一下~
|
|
|
|
|
|
各位大神，求解答。。
|
|
|
|
|
|
老铁，我现在也遇到这个问题，请问你方便说下解决方案吗
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
用udl里的字符串信息在局域网内其他电脑连接sql数据库为什么为出现连接失败拒绝访问？
1708 浏览 2 评论
为什么同一个队列引用的全局变量，运行在两个子vi中发现队列数据丢失了
1306 浏览 0 评论
1521 浏览 0 评论
关于labview2024版本的lvanlys.dll出错的问题
3005 浏览 2 评论
1448 浏览 2 评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
淘帖
6834
