完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
小弟最近在做一个工程,有时候验证输出正确与否,用的是STP。但每次更改STP中的引线就要重新编译一次,每次需要2分钟,觉得很费时。个人想法:上一次编译完已经资源优化完毕,本次编译只是更改了引线,是不是只影响RAM?
有没有方法可以提高编译效率,节约时间? 求教各位,新手只有1积分。求大神指导 |
|
相关推荐
1个回答
|
|
没有,我感觉FPGA改动一点都会对全局产生影响,所以都要重新编译。那只能是先在理论上思考好以后再改动引线。
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
1802 浏览 1 评论
1540 浏览 0 评论
矩阵4x4个按键,如何把识别结果按编号01-16(十进制)显示在两个七段数码管上?
1757 浏览 0 评论
959 浏览 0 评论
2544 浏览 0 评论
1572 浏览 39 评论
5804 浏览 113 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-3 00:56 , Processed in 0.514227 second(s), Total 76, Slave 57 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号