发帖

[问答]

新手，跪求spi串口程序

4403

问答对人有帮助，内容完整，我也想知道答案 0 新手，真心求助。 0
2016-1-14 10:37:15　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 刘英该类别下有 31 个回答。邀请回答 chenbingjy 该类别下有 27 个回答。邀请回答 yoonssica 该类别下有 22 个回答。邀请回答 houxiaoxiao 该类别下有 17 个回答。邀请回答小萃米该类别下有 16 个回答。邀请回答小工兵该类别下有 16 个回答。邀请回答 Elecfans管家该类别下有 15 个回答。邀请回答薄迪该类别下有 14 个回答。邀请回答我爱妖妖该类别下有 14 个回答。邀请回答言尽于此33 该类别下有 14 个回答。邀请回答 hxing 该类别下有 13 个回答。邀请回答那些年儿ing 该类别下有 13 个回答。邀请回答平漂流该类别下有 13 个回答。邀请回答 1653344032.827400 该类别下有 12 个回答。邀请回答小麦地该类别下有 12 个回答。邀请回答科比如我该类别下有 12 个回答。邀请回答倪love 该类别下有 12 个回答。邀请回答 xiekaboy 该类别下有 12 个回答。邀请回答黄月明该类别下有 11 个回答。邀请回答 tutu1583 该类别下有 11 个回答。邀请回答举报言尽于此33 相关推荐 • 新手跪求e币 2586 • 跪求基于verilog的短按键，长按键的程序 4393 • 跪求DSP和ADS1298或者ADS1293的SPI传输程序 6206 • 新手，求助按键消抖程序问题 3997 • 跪求一个飞思卡尔MC9S12EXT256的SPI1通信程序 6711 • 跪求PID温度控制系统 vi 新手谢谢 2838 • 跪求STM32和迪文屏串口通信 13288 • 跪求fpga开发板列程 3605 • 急！！！跪求labview串口上位机和下位机串口通信协议资料（最好有程序和详细讲解）。。。 8864 • 跪求uart串口程序 4469 16个回答

答案对人有帮助，有参考价值 0 什么芯片的

2016-1-14 11:59:18 评论举报破力达

答案对人有帮助，有参考价值 0 破力达发表于 2016-1-14 11:59 什么芯片的 fpga........verilog,求助

2016-1-14 14:40:53 评论举报言尽于此33

答案对人有帮助，有参考价值 0 求助，大神吗。。。。。。。。。。。。

2016-1-14 16:07:32 评论举报言尽于此33

答案对人有帮助，有参考价值 0 言尽于此33 发表于 2016-01-14 14:40 fpga........verilog,求助不好意思这个我不懂，没学

2016-1-15 22:21:05 评论举报破力达

答案对人有帮助，有参考价值 0 这个网上很多啊，你去找找就可以了。。。。。。

2016-1-18 21:20:43 评论举报冯子腾

答案对人有帮助，有参考价值 0 紫藤遐想发表于 2016-1-18 21:20 这个网上很多啊，你去找找就可以了。。。。。。木有呀，大神你有吗。。。。。。。。。。。

2016-1-20 09:04:32 评论举报言尽于此33

答案对人有帮助，有参考价值 0 紫藤遐想发表于 2016-1-18 21:20 这个网上很多啊，你去找找就可以了。。。。。。木有呀，大神你有吗。。。。。。。。。。。

2016-1-20 09:04:50 评论举报言尽于此33

答案对人有帮助，有参考价值 0 这个....这个，可以说的具体点吗

2016-1-20 11:01:35 评论举报 h1654155863.0892

答案对人有帮助，有参考价值 0 190595349@qq.co 发表于 2016-1-20 11:01 这个....这个，可以说的具体点吗基于fpga的spi程序都行，我主要参考一下，请问大神有吗

2016-1-20 14:10:34 评论举报言尽于此33

答案对人有帮助，有参考价值 0 之前我用过一个，还可以，需要吗？

2016-1-21 10:40:51 评论举报恒迹

答案对人有帮助，有参考价值 0 module spi_receiver ( //global clock input clk, input rst_n, //mcu spi interface input spi_cs, //Chip select enable, default:L input spi_sck , //Data transfer clock input spi_mosi, //Master output and slave input // output spi_miso, //Master input and slave output //user interface output reg rxd_flag, output reg [7:0] rxd_data ); //------------------------------------- //mcu data sync to fpga reg spi_cs_r0, spi_cs_r1; reg spi_sck_r0, spi_sck_r1; //fsmc default 0; 8080 default 1; spi default 0; reg spi_mosi_r0, spi_mosi_r1; always@(posedge clk or negedge rst_n) begin if(!rst_n) begin spi_cs_r0 <= 1; spi_cs_r1 <= 1; //chip select enable spi_sck_r0 <= 0; spi_sck_r1 <= 0; //data transfer clock spi_mosi_r0 <= 0; spi_mosi_r1 <= 0; //Master output and slave input end else begin spi_cs_r0 <= spi_cs; spi_cs_r1 <= spi_cs_r0; spi_sck_r0 <= spi_sck; spi_sck_r1 <= spi_sck_r0; spi_mosi_r0 <= spi_mosi; spi_mosi_r1 <= spi_mosi_r0; end end wire mcu_cs = spi_cs_r1; wire mcu_data = spi_mosi_r1; wire mcu_read_flag = (~spi_sck_r1 & spi_sck_r0) ? 1'b1 : 1'b0; //posedge of sck wire mcu_read_done = (~spi_cs_r1 & spi_cs_r0) ? 1'b1 : 1'b0; //posedge of cs //------------------------------------- //sample signal, receive data reg [3:0] rxd_cnt; reg [7:0] rxd_data_r; always@(posedge clk or negedge rst_n) begin if(!rst_n) begin rxd_cnt <= 0; rxd_data_r <= 0; end else if(mcu_cs == 1'b0) begin if(mcu_read_flag) //posedge of sck begin rxd_data_r[3'd7 - rxd_cnt[2:0]] <= mcu_data; rxd_cnt <= rxd_cnt + 1'b1; //0-7-8 end else begin rxd_cnt <= rxd_cnt; rxd_data_r <= rxd_data_r; end end else begin rxd_cnt <= 0; rxd_data_r <= rxd_data_r; end end //------------------------------------------------- //output spi receive data and receive flag always@(posedge clk or negedge rst_n) begin if(!rst_n) begin rxd_flag <= 0; rxd_data <= 0; end else if(mcu_read_done) begin rxd_flag <= 1'b1; rxd_data <= rxd_data_r; end else begin rxd_flag <= 0; rxd_data <= rxd_data; end end endmodule 复制代码

2016-1-21 10:41:48 评论举报恒迹

答案对人有帮助，有参考价值 0 module spi_transfer ( //global clock input clk, input rst_n, //mcu spi interface input spi_cs, //Chip select enable, default:L input spi_sck , //Data transfer clock // input spi_mosi, //Master output and slave input output reg spi_miso, //Master input and slave output //user interface input txd_en, //Transfer enable input [7:0] txd_data, //Transfer data output reg txd_flag //Transfer complete signal ); //------------------------------------- //mcu data sync to fpga reg spi_cs_r0, spi_cs_r1; reg spi_sck_r0, spi_sck_r1; //fsmc default 0; 8080 default 1; spi default 1; always@(posedge clk or negedge rst_n) begin if(!rst_n) begin spi_cs_r0 <= 1; spi_cs_r1 <= 1; //chip select enable spi_sck_r0 <= 0; spi_sck_r1 <= 0; //data transfer clock end else begin spi_cs_r0 <= spi_cs; spi_cs_r1 <= spi_cs_r0; spi_sck_r0 <= spi_sck; spi_sck_r1 <= spi_sck_r0; end end wire mcu_cs = spi_cs_r1; wire mcu_write_flag = (spi_sck_r1 & ~spi_sck_r0) ? 1'b1 : 1'b0; //nededge of sck wire mcu_write_done = (~spi_cs_r1 & spi_cs_r0) ? 1'b1 : 1'b0; //posedge of cs //------------------------------------- //shift signal, transfer data localparam SPI_MISO_DEFAULT = 1'b1; localparam T_IDLE = 1'b0; //test the flag to transfer data localparam T_SEND = 1'b1; //spi transfer data reg [1:0] txd_state; reg [3:0] txd_cnt; always@(posedge clk or negedge rst_n) begin if(!rst_n) begin spi_miso <= SPI_MISO_DEFAULT; txd_cnt <= 0; txd_state <= 0; end else begin case(txd_state) T_IDLE: //test the flag to transfer data begin spi_miso <= SPI_MISO_DEFAULT; txd_cnt <= 0; if(txd_en) txd_state <= T_SEND; else txd_state <= T_IDLE; end T_SEND: //spi transfer data begin if(mcu_write_done == 1'b1) txd_state <= T_IDLE; else txd_state <= T_SEND; if(mcu_cs == 1'b0) begin if(mcu_write_flag) //spi sck negedge begin spi_miso <= txd_data[3'd7 - txd_cnt[2:0]]; txd_cnt <= txd_cnt + 1'b1; end else begin spi_miso <= spi_miso; txd_cnt <= txd_cnt; end end else begin spi_miso <= SPI_MISO_DEFAULT; txd_cnt <= 0; end end endcase end end //------------------------------------------------- //output spi transfer flag always@(posedge clk or negedge rst_n) begin if(!rst_n) txd_flag <= 0; else txd_flag <= mcu_write_done; end endmodule 复制代码

2016-1-21 10:42:18 评论举报恒迹

答案对人有帮助，有参考价值 0 网上一大堆啊

2016-1-21 15:33:31 评论举报王磊

答案对人有帮助，有参考价值 0 Heng_Ji 发表于 2016-1-21 10:42 嗯，谢谢哈。。。。。。。。。。。。

2016-1-21 16:13:41 评论举报言尽于此33

答案对人有帮助，有参考价值 0 Heng_Ji 发表于 2016-1-21 10:42 这个 SPI的程序，请问有没有验证过呀

2016-2-18 10:41:23 评论举报蔡栋辉

答案对人有帮助，有参考价值 0 同样学习学习

2016-2-18 22:32:40 评论举报 lanxieren2046

撰写答案

你正在撰写答案

如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容图片侵权或者其他问题，请联系本站作侵删。侵权投诉

我要提问

精选推荐

如何使用CAN通信如何实现对变频器的控制？

1421 浏览 1 评论
想请教一下华芯拓远的工程师关于ASIC芯片调试软件的问题

1215 浏览 0 评论
矩阵4x4个按键，如何把识别结果按编号01-16（十进制）显示在两个七段数码管上？

1426 浏览 0 评论
FPGA做深度学习能走多远？

913 浏览 0 评论
奇怪的CPLD问题：能下载，不工作

2229 浏览 0 评论

热门帖

高速总线背板设计

1429 浏览 34 评论
新技术VPX VME64总线介绍

5615 浏览 113 评论

快速回复 返回顶部 返回列表

关注微信公众号

电子发烧友网

电子发烧友论坛

社区合作: 刘勇; 联系电话：15994832713; 邮箱地址：liuyong@huaqiu.com

社区管理: elecfans短短; 微信：elecfans_666; 邮箱：users@huaqiu.com

返回 FPGA|CPLD|ASIC论坛

回复

关闭

站长推荐 /6

快速回复 返回顶部 返回列表

- 技术社区: HarmonyOS技术社区

RISC-V MCU技术社区

FPGA开发者技术社区

- OpenHarmony开源社区: OpenHarmony开源社区

- 嵌入式论坛: ARM技术论坛

STM32/STM8技术论坛

嵌入式技术论坛

单片机/MCU论坛

RISC-V技术论坛

瑞芯微Rockchip开发者社区

FPGA|CPLD|ASIC论坛

DSP论坛

- 电路图及DIY: 电路设计论坛

DIY及创意

电子元器件论坛

专家问答

- 电源技术论坛: 电源技术论坛

无线充电技术

- 综合技术与应用: 机器人论坛

USB论坛

电机控制

模拟技术

音视频技术

综合技术交流

上位机软件（C/Python/Java等）

- 无线通信论坛: WIFI技术

蓝牙技术

天线|RF射频|微波|雷达技术

- EDA设计论坛: PCB设计论坛

DigiPCBA论坛

Protel|AD|DXP论坛

PADS技术论坛

Allegro论坛

multisim论坛

proteus论坛|仿真论坛

KiCad EDA 中文论坛

DFM|可制造性设计论坛

- 测试测量论坛: LabVIEW论坛

Matlab论坛

测试测量技术

传感技术

- 招聘/交友/外包/交易/杂谈: 项目外包

供需及二手交易

工程师杂谈|交友

招聘|求职|工程师职场

- 官方社区: 发烧友官方/活动

华秋商城

华秋电路

time

recommend

hot

post

—
—
—

版
块
导
航