完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
本帖最后由 yogaqingyun 于 2015-12-29 14:28 编辑
我想实现clk与clr同为上升沿时触发,让q=d,该怎么写呢?写出来只有clr在此时刻为高才可以,怎么办呢? module dd8(Q, CLK, CLR, d); output reg [7:0] Q; input CLK, CLR; input [7:0] d; always @( ) begin end endmodule 希望在clk第一个上升沿来时,将输出q=d,如图
|
|
相关推荐
9个回答
|
|
always@(posedge clk & posedge clr)
或者你定义一个clk1<=clk & clr,然后always@(posedge clk1) q<=d;
最佳答案
|
|
|
|
这是什么语言,看不懂啊!有点像C
|
|
|
|
|
|
|
|
|
|
|
|
不行啊,clr没了呢,你的RST是clr吗 |
|
|
|
|
|
|
|
|
|
|
|
ok 用第二种方法还是可以的呢! 赞一个!
|
|
|
|
附加程序
module dd8(Q, CLK, CLR, d); output reg [7:0] Q; input CLK, CLR; input [7:0] d; wire CLK1; assign CLK1=CLK&CLR; always @( posedge CLK1 or negedge CLR ) begin if (CLR) Q<=d; else Q<=8'O0; end endmodule |
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
1600 浏览 1 评论
1366 浏览 0 评论
矩阵4x4个按键,如何把识别结果按编号01-16(十进制)显示在两个七段数码管上?
1577 浏览 0 评论
933 浏览 0 评论
2376 浏览 0 评论
1481 浏览 37 评论
5684 浏览 113 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-27 14:55 , Processed in 0.731985 second(s), Total 90, Slave 72 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号