完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
4401
|
本帖最后由 yogaqingyun 于 2015-12-29 14:28 编辑
我想实现clk与clr同为上升沿时触发，让q=d，该怎么写呢？写出来只有clr在此时刻为高才可以，怎么办呢？ module dd8(Q, CLK, CLR, d); output reg [7:0] Q; input CLK, CLR; input [7:0] d; always @（ ) begin end endmodule 希望在clk第一个上升沿来时，将输出q=d，如图 
0
|
|
相关推荐
9个回答
|
|
|
always@（posedge clk & posedge clr）
或者你定义一个clk1<=clk & clr,然后always@（posedge clk1) q<=d;
最佳答案
|
|
|
2015-12-29 13:55:03
评论
|
|
|
这是什么语言，看不懂啊！有点像C
|
|
|
|
|
|
|
|
|
2015-12-29 14:05:03
评论
|
|
|
|
|
|
2015-12-29 14:13:27
评论
|
|
|
不行啊，clr没了呢，你的RST是clr吗 |
|
|
2015-12-29 14:24:02
评论
|
|
|
|
|
|
2015-12-29 14:44:02
评论
|
|
|
|
|
|
2015-12-29 14:47:21
评论
|
|
|
ok 用第二种方法还是可以的呢！ 赞一个！
|
|
|
2015-12-29 15:32:35
评论
|
|
|
附加程序
module dd8(Q, CLK, CLR, d); output reg [7:0] Q; input CLK, CLR; input [7:0] d; wire CLK1; assign CLK1=CLK&CLR; always @( posedge CLK1 or negedge CLR ) begin if (CLR) Q<=d; else Q<=8'O0; end endmodule |
|
|
2015-12-29 15:33:21
评论
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
矩阵4x4个按键，如何把识别结果按编号01-16（十进制）显示在两个七段数码管上？
518 浏览 0 评论
845 浏览 0 评论
1683 浏览 0 评论
454 浏览 0 评论
631 浏览 0 评论
1218 浏览 23 评论
5451 浏览 113 评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
淘帖
4500
