完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
举报
1652711011.026500
1223861489 发表于 2015-12-10 20:42 想问一下梅哥,我们毕业后可以专攻FPGA么。。。。。
梅雪松
zhang5530517 发表于 2015-12-10 20:43 进来看看,像小梅哥学习
苹果派派
林泉贤
偶是糕富帅
summao 发表于 2015-12-10 21:14 请教下:FPGA芯片参考时钟什么要求
苹果派派 发表于 2015-12-10 21:16 FPGA中时序收敛 这个概念如何来理解呢,见过很多次,但解释的少
lzlqx 发表于 2015-12-10 21:17 是的,工业通信应用也是个大头,希望小梅哥在这方面带领大家做出一些实用的产品或者方案来
偶是糕富帅 发表于 2015-12-10 21:19 在modelsim仿真ddr2时,出现了这样的ERROR:memory overflow,You must increase the MEM_BITS parameter or define MAX_MEM。 按照字面意思就是内存溢出,需要增加MEM_BITS参数大小,请教下,为什么会出现内存溢出呢
weiweinuonuo
大大
weiweinuonuo 发表于 2015-12-10 21:27 感谢小梅哥 对我前进的帮助 从你的视频 资料 指导中受益匪浅
倚井盼归堂 发表于 2015-12-10 21:27 小梅哥可以带着我们再做一些项目,一起学习讨论
小帆子哥
小梅哥 发表于 2015-12-10 20:58 不是的,关键看你的一个条件下是否有一个一样的输出,一个条件一个操作的话可以省略begin end,一个条件下多个操作,就需要使用begin end将这些操作包括起来,以表明这些操作是受控于同一条件的
陆工
屌丝欧欧
地方
小帆子哥 发表于 2015-12-10 21:33 玩过51现在准备学32,相比起来FPGA有什么更强大的功能吗,还是慢慢来一步一步学好32在接触FPGA呢梅锅锅
neuzxx
你正在撰写讨论
如果你是对讨论或其他讨论精选点评或询问,请使用“评论”功能。
发布讨论
NVMe高速传输之摆脱XDMA设计50:主要功能测试结果与分析2 nvmePCIe高速存储
252 浏览 0 评论
NVMe高速传输之摆脱XDMA设计49:主要功能测试结果与分析1
1501 浏览 0 评论
RDMA设计7:系统控制模块设计
907 浏览 0 评论
RDMA设计2:开发必要性之性能简介
855 浏览 0 评论
RDMA设计1:开发必要性1之设计考虑
658 浏览 0 评论
高速总线背板设计
4427 浏览 63 评论
电子发烧友网
电子发烧友论坛
查看 »
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-12-2 07:02 , Processed in 0.939491 second(s), Total 72, Slave 65 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com