完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
`Xilinx FPGA入门连载7:新建工程 特权同学,版权所有 配套例程和更多资料下载链接: 在本节,我们一起来动手使用ISE创建一个FPGA工程。 首先,我们在电脑的硬盘中创建一个名为“project”的文件夹,注意这个文件夹所在的路径名称中不要有任何的中文和符号(下划线除外),即以数字和子母为主,例如笔者的路径为“D:myfpgaDK_SF_SP6lesson”。 打开ISE,进入主界面后,如图所示,我们在菜单上点击“Fileà New Project…”。 在弹出的“New Project Wizard”中,分别做如下的设置: ● “Name”一栏输入工程名称,这里建议输入“sp6”作为工程名称。 ● “Location”一栏输入工程所在的文件夹路径,“D:myfpgaDK_SF_SP6lessonproject”即我们前面创建的专用于存放FPGA实例工程的文件夹。其中最后一级的名称在我们输入“Name”后自动产生,即为“D:myfpgaDK_SF_SP6lessonprojectsp6”,我们建议最后一级自动创建的文件夹由“sp6”修改为“sp6ex1”。 ● “Working Directory”一栏的路径和“Location”一栏一致即可。 ● “Top-level source type”选择“HDL”,即以HDL语言方式作为设计工程的顶层模块。 完成以上设计后,点击“Next”继续。 在下一个弹出的“Project Settings”设置界面中,需要做如图所示的设置。这里分别设置我们所使用FPGA的系列(Family)、器件型号(Device)、封装(Package)、速度等级(Speed)、综合工具(Synthesis Tools)、仿真工具(Simulator)、优选语言(PreferredLanguage)等。根据我们所使用的SF-SP6开发套件,大家务必按照图示进行设定。 |
|
相关推荐
1个回答
|
|
谢谢分享 期待你的更新
|
|
|
|
只有小组成员才能发言,加入小组>>
885个成员聚集在这个小组
加入小组4533 浏览 0 评论
特权同学 Verilog边码边学 Lesson01 Vivado下载与安装
2647 浏览 1 评论
玩转Zynq连载50——[ex69] FIR滤波器IP仿真实例
4332 浏览 2 评论
玩转Zynq连载49——[ex68] MT9V034摄像头的图像FFT滤波处理
5269 浏览 1 评论
玩转Zynq连载48——[ex67] Vivado FFT和IFFT IP核应用实例
5315 浏览 0 评论
1943浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-22 14:43 , Processed in 0.512189 second(s), Total 78, Slave 58 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号