完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
module count
( input clk, input reset, input zero, output [23:0] num ); //捕捉zero上升沿 reg zero_r1; reg zero_r2; always @ ( posedge clk or negedge reset ) if( !reset ) begin zero_r1 <= 1'b0; zero_r2 <= 1'b0; end else begin zero_r1 <= zero; zero_r2 <= zero_r1; end //用来计数zero一个周期内有多少个时钟 reg [23:0] num_r; reg [1:0] step; always @ ( posedge clk or negedge reset ) if( !reset ) begin num_r <= 24'd0; step <= 2'd0; end else begin case( step ) 2'd0://等待zero上升沿到来 if( zero_r1 && !zero_r2 ) begin step <= step + 1'b1; num_r <= num_r + 1'b1; end else ; 2'd1://计数 if( zero_r1 && !zero_r2 ) step <= step + 1'b1; else num_r <= num_r + 1'b1; endcase end assign num = num_r; |
|
相关推荐
4个回答
|
|
求各路大神帮帮忙,小弟在这里谢过了
|
|
|
|
已经注释的很清楚了,还有什么不明白?不是要每行都注释一下吧?
|
|
|
|
|
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
357 浏览 0 评论
1406 浏览 1 评论
472 浏览 0 评论
求FPGA 驱动控制ltc2271 或者 ltc2180 或者 ltc2190或者 ltc2202 的代码
2094 浏览 0 评论
535 浏览 0 评论
4967 浏览 112 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-9-13 10:21 , Processed in 0.653366 second(s), Total 77, Slave 60 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号