完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
因为仿真的时候一直找不到这个address,所以找到了这个警告,想问下大神们这是怎么回事?
Warning (10631): VHDL Process Statement warning at dds.vhd(63): inferring latch(es) for signal or variable "address", which holds its previous value in one or more paths through the process |
|
相关推荐
2个回答
|
|
是你有信号在有些条件下没有明确赋值,产生了锁存器
|
|
|
|
额,我是用if....elsif.....elsif.......end if,来赋值的,请问这样有问题吗 |
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
1387 浏览 1 评论
467 浏览 0 评论
求FPGA 驱动控制ltc2271 或者 ltc2180 或者 ltc2190或者 ltc2202 的代码
2087 浏览 0 评论
527 浏览 0 评论
求助:遇见诡异问题,FPGA模块A输出端口连接模块B输入后,模块A不能正常工作的
2202 浏览 1 评论
4930 浏览 111 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-9-11 20:05 , Processed in 0.516799 second(s), Total 74, Slave 57 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191