完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
reg[7:0]data;
always@(a or b) begin if(rst===1'b1) data<=0; else data<=data+1'b1; end |
|
相关推荐
6个回答
|
|
===就是每一位都要一样才为真,==表示忽略x和z其他位一样就行。比如A=4‘b0x0z B=4’b0000 C=4‘b0x0z 则A===C A==C B==C A==B
|
|
|
|
全等啊,每一位对应相等
|
|
|
|
是全等的意思,是说每一位都要相等才行,用于判断语句
|
|
|
|
全等的意思。。
|
|
|
|
全等,先判断是否等于这个值,是的话,data要小于等于0。如果不等于那个值,就执行下一个
|
|
|
|
一模一样的意思。。。
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
357 浏览 0 评论
1406 浏览 1 评论
472 浏览 0 评论
求FPGA 驱动控制ltc2271 或者 ltc2180 或者 ltc2190或者 ltc2202 的代码
2094 浏览 0 评论
535 浏览 0 评论
4962 浏览 112 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-9-13 03:04 , Processed in 0.704709 second(s), Total 50, Slave 42 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191