完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
本帖最后由 hz61062950 于 2015-5-27 21:40 编辑 第一次用SOC系统搭建,开机实验(上篇)给了我很大的鼓舞和信心,毕竟几乎没有摸过Zynq系列的片子。今天问题就出现了,下面是过程。 看着移植好的ubuntu,我感觉我只需要缝缝补补就能完成我的设计《基于Zynq 7系列Z-turn开发板的家庭影音及安全健康监控系统》。把光盘考下来,首先就发现了PL源工程,比较开心。 看了readme,一行字让我有点隐隐不安“vivado project withxylon display controller IP(logiCLK and logiCVC), required xylon licenses.”。logiCLK不像xilinx ipcore的命名风格啊,不管了,有工程入手毕竟可以快速理解带HDMI的设计是什么样子的。 首先从原理图看起(代码端口命令人各有意,不熟悉的设计不建议入手),F4~F4~,没反应,即使out of data也应该可以看啊,不行重编一下,这下麻烦了,不能编; WARNING: [BD 41-1303] One or more IPs have been locked in the design'design_1.bd'. Please run report_ip_status for more details and recommendationson how to fix this issue. 输入“report_ip_status”; 果然就是这两个IP,我还是太年轻啊,其实人家都告诉我了的,网上搜了下,是xylon公司封装的ipcore,一年授权600,话说米尔能不能私下给我个试用的使一下?这个可能的话私下聊。我估计不行,只能自己解决。 Ps:这个工程现在看来太鸡肋了,不能编,不能看,也无法借鉴,PS的外围基本上用不了,建议不要放在盘里了。 现在梳理下解决方案: 目标:要能控制HDMI送显。 需要解决的问题: hdmi_A、开发板外围连接是什么情况; hdmi_B、PS-PL外设端口PL侧应该是什么样子,PS侧AXI互联怎么设计; hdmi_C、PS侧数据如何搬移,包括外部存储(没用过ARM); 解决hdmi_A 当然是看原理图了,看原理图之前,我好奇的打开了_trd工程,期望能获取些心理,然而打开后,我感觉到了它对我满满的敌意。 原来主逻辑只有一个PS,PL这边就是简单的管教驱动和LED送显之类的,我突然明白了,原来,这个开发板的目标是玩ARM啊,不然为啥是个Z7010撒,我感觉离目标又远了一步,不管怎么样,问题是要解决的。 原理图打开,基本没啥可表的,就是对于管脚来说这个打印成pdf的还真不如给个excel表格,有些看不了,对设计可能带来问题,比如:
|
|
相关推荐
2 个讨论
|
|
你正在撰写讨论
如果你是对讨论或其他讨论精选点评或询问,请使用“评论”功能。
1559 浏览 1 评论
1335 浏览 0 评论
矩阵4x4个按键,如何把识别结果按编号01-16(十进制)显示在两个七段数码管上?
1544 浏览 0 评论
927 浏览 0 评论
2341 浏览 0 评论
1465 浏览 35 评论
5678 浏览 113 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-26 11:18 , Processed in 0.609747 second(s), Total 60, Slave 43 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号