[讨论]

建立时间和保持时间讨论

2015-3-10 23:19:03 4568

0 本帖最后由虎子哥于 2015-3-12 21:24 编辑建立时间(Setup time)：是指在触发器的时钟信号上升沿到来以前，数据稳定不变的时间，如果建立时间不够，数据将不能在这个时钟上升沿被输入触发器；保持时间(HoldTime)：是指在触发器的时钟信号上升沿到来以后，数据稳定不变的时间，如果保持时间不够，数据同样不能被打入触发器。如图片中所示：我们假设 T1,T2 寄存器是一条路径上的相连的两个寄存器，数据输入到 T1 经过1 个 clk 之后，传输到 T2; Tco 为经过寄存器 T1 的传输延时； Tdelay 为经过组合逻辑的传输延时； Tsetup 为 T2 的建立时间； Tpd 为时钟到 T1 和 T2 的偏差；在一个时钟周期 T 之内，数据从寄存器 T1 传出,需要经过延时 Tco,然后经过组合逻辑，需要经过延时 Tdelay,最后到达寄存器 T2,然后在寄存器 T2 建立起来，需要经过延时 Tsetup，那么可以得出建立时间的要求: Tsetup <= Tpd+ T - Tco(max)-Tdelay(max); 这里我们需要注意的是 max，因为经过寄存器和组合逻辑有一个最大延迟和最小的延迟，对于建立时间来说，考虑到最恶劣的情况就是必须考虑到这些最大的延迟；之所以需要加上 Tpd 是因为时钟也有可能存在着传输的偏移；保持时间 Thold，现在我们知道 T2 的输入在时钟上升沿来之后必须保持一段时间的稳定，也就是说输入值不能发生改变，此时 T1 寄存器的值经过 Tco,经过组合逻辑 Tdelay，才到达 T2,那么可以得出保持时间的要求：Thold <= T1co(min) + Tdelay(min); 这里为什么是 min，因为我们需要考虑到下一个信号最快传输到 T2 的情况，那么最小的延时也就是代表着最快的传输；对于以上的建立时间和保持时间的计算公式，建立时间我能理解并赞同，但是保持时间我觉得有问题，我个人觉得应该是Thold >T2co(min); 各位朋友有什么见解请一起讨论已经想通了，就应该是 Thold <= T1co(min) + Tdelay(min); 0 同步电路.png (81.62 KB, 下载次数: 10)
2015-3-10 23:19:03　　评论淘帖0 举报相关推荐 • 关于建立时间与保持时间的讨论 0 • SOC设计中的建立时间和保持时间 937 • 到底什么是建立时间/保持时间？ 13883 • 保持时间与建立时间 3635 • FPGA建立时间和保持时间详解 6086 • FPGA的时钟设计：如何建立时间与保持时间 5338 • PCB传输线建立时间、保持时间、建立时间裕量和保持时间裕量 815 • FPGA时序约束之建立时间和保持时间 1392 • 关于建立时间和保持时间的测量方法 1739 • 建立时间和保持时间对数字电路的影响 905