[资料]

Kinetis 系统时钟介绍（中）

2015-2-11 14:43:23 6543 时钟

0 ` Kinetis 系统时钟介绍 2.2 时钟配置界面选项 i 时钟配置概览使用 Processor Expert 工具配置 Kinetis 时钟是在处理器（Processor）组件中进行的，如图2.6 所示配置 Kinetis MK60DN512ZVLQ10 芯片 MCG 模块需选择 Cpu：MK60DN512ZVLQ10 组件。图 2.6 处理器（Processor）组件 Processor Expert 时钟配置界面如图 2.7 所示。本章节所述内容主要是针对【Clock setting】和【Clock configurations】两项的设定。图 2.7 时钟配置界面概览【Clock Setting】：基本时钟配置。【Clock configurations】：配置总线时钟，内核时钟等。 ii 内部时钟选项 Kinetis 芯片提供片内时钟源，Processor Expert 工具配置片内时钟源选项如图 2.8 所示。图 2.8 内部时钟配置选项【Initialize Slow trim value】：初始化内部慢速时钟调整值。推荐选择 yes, 否则调整功能无效。【Trim value address】：片内慢速时钟粗调值所存储的地址，默认是 0x3FF，工厂调整值和 P&E 的工具都默认使用这个地址，一般不做改动。【Fine trim value address】：片内慢速时钟细调值所存储的地址，默认是 0x3FE，工厂调整值和 P&E 的工具都默认使用这个地址，一般不做改动。时钟细调值只有一位，存储于该地址的最低位。【Initialize fast trim value】：初始化片内快速时钟的调整值。【Trim value address】：片内快速时钟调整值存储地址，默认是 0x3FE，工厂调整值和P&E 的工具都默认使用这个地址，一般不做改动。片内快速时钟调整值有 4 位，存储于该地址的 5 到 2 位。最低位供片内慢速时钟细调值使用。 iii 系统振荡器选项系统振荡器用于配置外部参考时钟源，使用 Processor Expert 工具配置系统振荡器参考时钟，图 2.9 所示为系统振荡器配置选项。图 2.9 系统振荡器配置选项【System oscillator】：选择使能系统振荡器模块，有两种可选状态：未使能（Disabled）、使能状（Enabled）。【Clock source】：选择外部参考时钟源类型，有两种可选时钟源：无源晶振（Externalcrystal）、有源晶振（External reference clock）。【Clock frequency[MHz]】：设定外部参考时钟频率。无源晶振频率设定范围为32KHz~40KHz 或 1MHz~32MHz，有源晶振频率设定范围可高达 50MHz。【Capacitor load】：设定内部提供负载电容容值大小，容值可设定范围为 0pF~30pF，具体设定值应根据所选用无源晶振厂商提供的数据手册设定。【Oscillator operation mode】：设定系统振荡器工作模式，有两种可选模式：低功耗模式（Low power）、高增益模式（High gain）。低功耗模式降低系统振荡器电压幅度，减少功耗；高增益模式适用于电磁噪声环境，通过提高系统振荡器电压幅度，增加抗电磁干扰能力。 iv MCG 模块配置选项 Processor Expert 工具配置 MCG 模块工作模式，锁相环和锁频环配置等，图 2.10 所示为MCG 模块配置具体信息。【MCG mode】：选择 MCG 工作模式，有八种可选模式。【MCG output clock】：选择 MCG 输出时钟来源。【MCG output[MHz]】：指定 MCG 输出时钟频率。【MCG external ref. clock source】：选择 MCG 外部参考时钟源，有两个可选时钟源：系统振荡器时钟源（System oscillator）、实时时钟振荡器时钟源（RTC oscillator）。【MCG external ref. clock[MHz]】：指定 MCG 外部参考时钟频率。【Clock monitor】：选择使能时钟监控，有两种可选状态：未使能（Disabled）、使能（Enabled）。使能时钟监控将会在外部时钟消失时产生芯片复位请求。图 2.10 MCG 模块配置选项（一）【PLL module】：指定锁相环模块状态。【PLL module in Stop】：选择锁相环在芯片低功耗模式下是否继续工作，有两个可选项：可以（Enabled）、不可以（Disabled）。【PLL output[MHz]】：设定锁相环输出时钟频率。【Reference clock divider】：指定锁相环参考时钟分频系数。根据系统振荡器外接时钟频率，设定分频系数使锁相环参考时钟频率在允许范围内。默认选项为自动选择（Autoselect），也可手动设定。【PLL reference clock[MHz]】：设定锁相环参考时钟频率。根据系统振荡器外界时钟频率除以锁相环参考时钟分频系数获得锁相环参考时钟频率。锁相环参考时钟频率应该设定在允许范围内。【Multiplication factor】：设定锁相环倍频系数。锁相环参考时钟频率乘以锁相环倍频系数即锁相环输出时钟频率，锁相环输出时钟频率需在允许范围内。默认选项为自动选择（Auto select），也可手动设定。【Loss of lock interrupt】：选择锁相环失锁中断状态，有两种可选状态：未使能（Disabled）、使能（Enabled）。锁相环失锁中断使能可以避免因为时钟错误引起的误操作。图 2.11 MCG 模块配置选项（二）内部锁频环（FLL）配置选项如图 2.11 所示。【FLL Module】：FLL 使能选项。【FLL output[MHz]】：FLL 输出频率，但并不是任意的频率都能得到，还要参照Multiplication factor 的取值。【MCGFFCLK clock[KHz]】：MCG 固定频率时钟。这个时钟与 FLL 的输入参考时钟相同。【Reference clock source】：FLL 的输入参考时钟源。可以选择片内慢速时钟，外部 RTC 振荡器和外部系统振荡器。【Reference clock divider】：指定锁频环参考时钟分频系数。根据选择的输入时钟源，设定分频系数使锁频环参考时钟频率在允许范围内。默认选项为自动选择（Auto select），也可手动设定；【FLL reference clock[KHz]】： FLL 输入参考时钟频率值。该频率必须在 31.25KHz 到39.0625KHz 范围内。【Multiplication factor】：设定锁频环倍频系数。锁频环参考时钟频率乘以锁相环倍频系数即锁频环输出时钟频率，锁频环输出时钟频率需在允许范围内。默认选项为自动选择（Autoselect），也可手动设定。 v 系统时钟分频器配置系统时钟分频器设定内核时钟频率、总线时钟频率、外部总线时钟频率和 Flash 存储器时钟频率。图 2.12 所示为系统时钟分频器配置界面。【Core clock prescaler】：设定内核时钟分配系数。根据锁相环输出时钟频率设定内核时钟频率在允许范围内。默认选项为自动选择（Auto select），也可手动设定。【Core clock】：设定内核时钟频率。根据锁相环输出时钟频率除以内核时钟分配系数获得内核时钟频率，可以手动输入设定频率数字。【Bus clock prescaler】：设定总线时钟分配系数。根据锁相环输出时钟频率设定总线时钟频率在允许范围内。默认选项为自动选择（Auto select），也可手动设定。【Bus clock】：设定总线时钟频率。根据锁相环输出时钟频率除以总线时钟分配系数获得总线时钟频率，可以手动输入设定频率数字。图 2.12 系统时钟分频器配置【External clock prescaler】：设定外部总线时钟分配系数。根据锁相环输出时钟频率设定外部总线时钟频率在允许范围内。默认选项为自动选择（Auto select），也可手动设定。【External bus clock】：设定外部总线时钟频率。根据锁相环输出时钟频率除以外部总线时钟分配系数获得外部总线时钟频率，可以手动输入设定频率数字。【Flash clock prescaler】：设定 Flash 存储器时钟分配系数。根据锁相环输出时钟频率设定 Flash 存储器时钟频率在允许范围内。默认选项为自动选择（Auto select），也可手动设定。【Flash clock】：设定 Flash 存储器时钟频率。根据锁相环输出时钟频率除以 Flash 存储器时钟分配系数获得 Flash 存储器时钟频率，可以手动输入设定频率数字。 2.3 FEI 在 FEI 模式下，内部锁频环使用内部参考慢速时钟作为的参考输入锁频环的输出作为芯片的工作时钟。FEI 模式是时钟模块的缺省模式。时钟配置一般分为三个步骤，第一步配置内外部时钟，第二步配置 MCG 模块，第三步配置系统时钟。下面将按照以上三个步骤配置时钟的 FEI 模式。 1. 配置内部时钟。以工厂调整值为例，配置如图 2.13 所示。图 2.13 内部时钟配置【Slow internal reference clock】：输入相应的内部时钟频率，频率值必须与内部时钟调整单元所描述的时钟频率值相同一致。【Initialize Slow trim value】：这里必须先 yes, 否则内部时钟的调整值就不会被写入到相应的寄存器当中。【Trim v alue address】：片内慢速时钟粗调值所存储的地址，一般不做改动。【Fine trim value address】：内部时钟细调值所存储的地址，一般不做改动。【Initialize fast trim value】：这是对片内快速时钟的调整，推荐选择 yes. 【Trim v alue address】：片内快速时钟粗调值所存储的地址，一般不做改动。 2．配置 MCG 模块，如图 2.14 所示。图 2.14 MCG 模块配置【MCG mode】：选择 FEI。【FLL output[MHz]】：这里可以输入期望得到的 FLL 输出频率，但并不是任意的频率都能得到，还要参照 Multiplication factor 的取值。只有【Multiplication factor】：是 Autoselect 时，该项才可手工输入。【Multiplication factor】：倍频系数，根据需要选择相应的倍频系数。或者选择 Autoselect 让 PE 自行选择。 3. 配置系统时钟，如图 2.15 所示。图 2.15 系统时钟分频器配置 2.4 FEE 在 FEE 模式下，内部锁频环使用外部振荡器作为的参考输入，锁频环的输出作为芯片的工作时钟。与 PEE 不同的是，外部参考时钟可以是系统振荡器也可以是 RTC 振荡器，且外部振荡器频率不能超过 32MHz（这个要很注意哦）。 1. 配置外部振荡器。以无源晶体为例，配置如图 2.16 所示。图 2.16 外部振荡器配置【RTC Oscillator】：使能外部 RTC 振荡器。【Clock frequency】：输入 RTC 振荡器的频率值。【Capacitor】：输入与 RTC 振荡器对应的负载电容值。【System Oscillator】：可以是无源晶体也可以是有源晶振。【Clock frequency】：输入实际的外部振荡器的频率。【Capacitor】：输入与系统振荡器对应的负载电容值。【Oscillator operating mode 】：选择所需的运行模式。 2. 配置 MCG 模块，如图 2.17 所示。图 2.17 MCG 模块配置【MCG mode】：选择 FEE。【MCG external ref. clock source】：根据实际选择 MCG 外部参考时钟源。【FLL output[MHz]】：这里可以输入期望得到的 FLL 输出频率，但并不是任意的频率都能得到，还要参照 Multiplication factor 的取值。只有【Multiplication factor】：是 Autoselect 时，该项才可手工输入。【Multiplication factor】：倍频系数，根据需要选择相应的倍频系数。或者选择 autoselect 让 PE 自行选择。 3. 配置系统时钟，如图 2.18 所示。图 2.18 系统时钟分频器配置 2.5 FBI 在 FBI 模式下，内部锁频环使用内部参考慢速时钟作为的参考输入，但 FLL 的输出被旁路，而将内部慢速或者快速时钟作为芯片的工作时钟。 1. 配置内部时钟。配置方法与 FEI 模式的相同。以工厂调整值为例，配置如图 2.19 所示。图 2.19 内部时钟配置 2. 配置 MCG 模块。以片内快速时钟作为工作时钟为例，配置如图 2.20 所示。【MCGIRCLK source】：选择片内慢速时钟或是片内快速时钟作为芯片工作时钟源。【MCG mode】：选择 FBI。可以看到在 FBI 模式下，MCG 的输出时钟就是内部时钟频率。其它配置与 FEI 模式的相同。图 2.20 MCG 模块配置 3. 配置系统时钟，如图 2.21 所示。图 2.21 系统时钟分频器配置 2.6 FBE 在 FBE 模式下，内部锁频环使用外部振荡器作为的参考输入，但 FLL 的输出被旁路，而将外部振荡器输入作为芯片的工作时钟。 1. 配置外部振荡器。以无源晶体为例，配置如图 2.22 所示。图 2.22 外部振荡器配置 2. 配置 MCG 模块，如图 2.23 所示。图 2.23 MCG 模块配置【MCG mode】：选择 FBE。可以看到在 FBE 模式下，MCG 的输出时钟就是选择的外部振荡器频率。其它配置与 FEE 模式的相同。 3. 配置系统时钟，如图 2.23 所示。图 2.23 系统时钟分频器配置 2.7 PEE MCG 模块工作在锁相环片外时钟模式（PEE）时，MCG 模块输出时钟为锁相环产生的时钟。锁相环通过系统振荡器模块获取外部参考时钟，通过锁相环产生设定频率的输出时钟。 1. 系统振荡器配置锁相环片外时钟模式（PEE）需要使用外部参考时钟源，使用 Processor Expert 工具配置系统振荡器参考时钟，图 2.24 所示为系统振荡器配置，系统振荡器选用负载电容 8pF ，8MHz 无源晶振，工作于高增益模式。图 2.24 系统振荡器配置（一）【System oscillator】：使能（Enabled）。【Clock source】：无源晶振（External crystal）。【Clock frequency[MHz]】：8MHz。【Capacitor load】：16pF。【Oscillator operation mode】：高增益模式（High Gain）。图 2.25 系统振荡器选用负载电容 16pF 8MHz 无源晶振，工作于高增益模式。图 2.26 系统振荡器需用 50MHz 有源晶振。图 2.25 系统振荡器配置（二）图 2.26 系统振荡器配置（三） 2. MCG 模块配置 Processor Expert 工具配置 MCG 模块工作模式，锁相环输出时钟频率等参数。图 2.27所示为 MCG 模块配置具体信息。【MCG mode】：选择 PEE，设定 MCG 模块工作于锁相环片外时钟模式（PEE）。【MCG external ref. clock source】：选择系统振荡器时钟源（System oscillator）, MCG 模块工作在PEE 模式，由于锁相环参考时钟频率要求，时钟源只能选取系统振荡器时钟源。图 2.27 MCG 模块配置【PLL module】：使能（Enabled）。【PLL output[MHz]】：100MHz。 3. 系统时钟分频器配置系统时钟分频器设定内核时钟频率、总线时钟频率、外部总线时钟频率和 Flash 存储器时钟频率。图 2.28 所示为系统时钟分频器配置界面。图 2.28 系统时钟分频器配置【Core clock】：100MHz。【Bus clock】：50MHz。【External bus clock】：50MHz。【Flash clock】：25MHz。 2.8 PBE MCG 模块工作在锁相环旁路片外时钟模式（PBE）时，MCG 模块输出时钟为系统振荡器时钟。锁相环在 PBE 模式下处于工作状态，只是锁相环输出时钟未被使用。使用Processor Expert 工具配置 MCG 模块锁相环旁路片外时钟模式（PBE）与配置 MCG 模块锁相环片外时钟模式（PEE）类似，需要配置系统振荡器，MCG 模块，系统时钟分频器三部分。 1. 系统振荡器配置系统振荡器配置内容与 MCG 模块工作在锁相环片外时钟模式（PEE）模式完全一致，具体请参考 PEE 模式系统振荡器配置。 2. MCG 模块配置【MCG mode】：选择 MCG 工作模式为 PBE，设定 MCG 模块工作于锁相环旁路片外时钟模式（PBE）。图 2.29 所示为 MCG 模块配置具体信息。图 2.29 MCG 模块配置 3. 系统时钟分频器配置 MCG 模块工作在 PBE 模式时，MCG 输出时钟频率为系统振荡器时钟频率。内核时钟频率、总线时钟频率、外部总线时钟频率和 Flash 存储器时钟频率基于系统振荡器时钟频率设定，时钟频率设定在允许范围内。如图 2.30 为系统振荡器模块外接 50MHz 外部时钟源，MCG 模块工作在 FBE 模式下，系统时钟分频器配置情况。图 2.30 PBE 模式外接 50MHz 时钟源系统时钟分频器配置 2.9 BLPI MCG 模块工作在低功耗片内时钟模式（BLPI）时，MCG 模块输出时钟为内部系统的时钟。这个模式是低功耗模式，使用的是低速的内部时钟 32.768KHz。Processor Expert 工具需要配置系统振荡器，MCG 模块，系统时钟分频器三部分以实现 MCG 模块工作于低功耗内部时钟模式（BLPI）。 1. 系统振荡器配置低功耗内部时钟模式（BLPI）使用内部低速时钟，使用 Processor Expert 工具配置系统振荡器参考时钟，图 2.31 所示为系统振荡器配置。图 2.31 系统振荡器配置 MCG 模块配置如图 2.32 所示，具体选项功能请参考前面模块设置说明。图 2.32 MCG 模块配置 3. 系统时钟分频器配置如图 2.33 所示，具体选项功能请参考前面模块设置说明。图 2.33 系统时钟分频器配置 2.10 BLPE MCG 模块工作在低功耗旁路片外时钟模式（BLPE）时，MCG 模块输出时钟为外部系统的时钟。这个模式是低功耗模式，所以使用的是片外时钟。Processor Expert 工具需要配置系统振荡器，MCG 模块，系统时钟分频器三部分以实现 MCG 模块工作于低功耗旁路片外时钟模式（BLPE）。 1. 系统振荡器配置低功耗旁路片外时钟模式（BLPE）使用片外时钟，使用 Processor Expert 工具配置系统振荡器参考时钟，图 2.34 所示为系统振荡器配置。图 2.34 系统振荡器配置 2.MCG 模块配置如图 2.35 所示，具体选项功能请参考前面模块设置说明。图 2.35 MCG 模块配置 3.系统时钟分频器配置如图 2.36 所示，具体选项功能请参考前面模块设置说明。图 2.36 系统时钟分频器配置 ` 3
举报淘帖0 只看该作者相关推荐 • Kinetis器件的写保护和加解锁教程 501 • 主系统时钟介绍 1262 • 安全可穿戴应用中的Kinetis潜力 2672 • 基于Kinetis的触摸感应软件库（TSS）介绍 4440 • Kinetis L 系列 RTC 的补偿功能详解 3751 • Kinetis 系统时钟介绍（下） 3749 • Kinetis 系统时钟介绍（上） 5096 • 【视频】Kinetis KL25系列SPI模块介绍 3300 • 【Kinetis内部培训资料】System Integration Module (SIM) 模块 5063 • 【视频】Kinetis KL25Z系列GPIO模块介绍 3295 1条评论发表评论只看该作者

上海唐辉电子92 · 2016-9-9 12:14:01 沙发唐辉电子，深耕晶振行业15年，非常专业，行业公认。唐辉电子官网上，有多篇晶振应用方面的文章，邀您分享。常见频率，如32.768KHZ、8M、11.0592M、12M，我们都有现货在手，少许样品，免费给您。

赞回复举报