[资料]

飞思卡尔KL25 16位ADC最高转换率代码效率测试及采样测试

2015-2-6 15:16:56 7220 测试 KL25

0 一， KL25 16位ADC最高转换率基本知识要将16位ADC的转换率配置为最高，首先需要选择最高的ADC模块转换时钟频率，16位ADC模块转换时钟范围可以在KL25的datasheet中查看到：图1 如果实际的Bus时钟配置为24Mhz，那么ADC转换时钟频率fADCK要达到最高，就需要bus时钟二分频，即ADCx_CFG1[ADICLK]=(0b)01。从用户手册中可知，ADC的转换时间公式为： Conversiontime=SFCAdder+AverageNum(BCT+LSTAdder+HSCAdder). 其中SFCAdder为单次或者连续采样的第一次转换时间，具体的时间可以查看如下表格：图2 AverageNum即平均数因子，由SC3[AVGE]和SC3[AVGS]寄存器配置决定。可以通过如下表格查看具体况：图3 BCT，基本转换时间，这个和选择的ADC转换位数以及单端还是差分有关，具体可以查看如下表格：图4 LSTAdder，即长采样时间，具体可以查看如下表格：图5 HSCAdder，即高速转换时间，具体可以查看如下表格：图6 如果想配置ADC为16位单端的最高采样频率，则可以做如下配置：（1）16位单端模式，bus时钟24Mhz作为输入源（2）输入时钟二分频作为ADC的转换时钟频率fadck. （3）长采样时间禁止（4）高速采样使能（5）连续采样，平均因子选择为1. 通过如上的设置可以知道，首次单端连续采样的时间=5 ADCK cycles + 5 bus clock cycles+25 ADCK cycles +2 ADCK cycles =2.875us其余的连续采样时间=25 ADCK cycles +2 ADCK cycles=2.25us。则可以知道，以后的连续采样频率可以最高可以高达444.44khz。下面讲一下乃奎斯特采样定理：在进行模拟/数字信号的转换过程中，当采样频率大于信号中最高频率的2倍时，采样之后的数字信号完整地保留了原始信号中的信息，一般实际应用中保证采样频率为信号最高频率的5~10倍；所以可以知道，实际应用中，我们能够达到的信号采样频率可以高达（44Khz~88khz）。当然，随着一个周期中采样点的减少，波形肯定会变的不是很好。二， KL25 16位ADC最高转换率软件配置本文通过使用CW中PE里的Init_ADC模块配置，具体配置情况如下：图7 可以看到，和计算的结果一样，16位ADC的连续转换时间可以达到2.25us，即转换频率可以到444.44Khz,除了第一次转换之外。另外，ADC的引脚选择的是ADC0_SE8/TSI0_CH0/PTB0/LLWU_P5/I2C0_SCL/TPM1_CH0。然后在ADC的转换完成中断中加上如下代码： void* ADC0_Isr(void) { if (( ADC0_SC1A & ADC_SC1_COCO_MASK ) == ADC_SC1_COCO_MASK) { if(cnt<200) envia_dados[cnt++] = ADC0_RA; else ADC0_SC1A &= 0xbf; } } 如果ADC0转换完成，则取值放到数组envia_dados中，一共取200个点，取完则关闭ADC中断。三， ADC中断中代码效率测试通过systick测试取值代码时间，测试代码如下： cnt=1; systick_init(); cnt_start_value = SYST_CVR; if(cnt<200) envia_dados[cnt++] = ADC0_RA; else ADC0_SC1A &= 0xbf; cnt_end_value = SYST_CVR; systick_disable(); overhead = cnt_start_value - cnt_end_value-overhead; printf("systick start value: 0x%xnr", cnt_start_value); printf("systick end value: 0x%xnr", cnt_end_value); printf("systick current value read overhead: 0x%xnr", overhead); 其中overhead是连续两次读SYST_CVR;所花费的systick值，测出来是7。打印出的结果如下： systick start value: 0xfffff3 systick end value: 0xffffc2 systick current value read overhead: 0x2a 则可知，读取的代码执行需要0x2a=42，则一共花费的时间=42/48Mhz=0.875us，在一次ADC转换时间2.25us之间，所以不会影响ADC的采样。四， ADC 16位实际采样结果测试使用信号发生器分别产生20Khz，50khz，80khz，然后将ADC配置为最大转换率，分别测试20Khz，50Khz， 80Khz得到的ADC结果，通过串口打印出来之后，再将点画成图，看波形是否失真。一共存储200个ADC值，即可以存储大概450us的波形。下面分别展示在20Khz，50khz，80khz下的测试结果。（1）20Khz 测试原波形：测试ADC转换后的波形：图8，图9 可见正弦波能够很清楚的回显出来，而且非常光滑。转换后的波形的横坐标是取的点号，一共200个点，纵坐标为ADC的采样值，最高值对应2.5V。（2）50khz 测试原波形：图10 测试ADC转换后的波形：图11 可见波形没有20K的时候光滑，但是波形还是能显示出来。（3）80khz 测试原波形：图12 测试ADC转换后的波形：图13 可见，测试之后的波形光滑度已经很低，这时候，ADC转换率大概是被采波形的5倍，随着采样倍数的减小，波形光滑度降低，但是基本还是能复现原波形。五，附件给出了测试代码，感兴趣大家可以自行查看测试。 KL25_ADC.rar (320.72 KB, 下载次数: 70 ) 4
举报淘帖0 只看该作者最近下载过的用户(10) 相关推荐 • 【视频】飞思卡尔Kinetis KL25系列LPTMR模块介绍 3193 • 【视频】飞思卡尔Kinetis KL25系列DAC模块介绍 3786 • 【例程汇总】飞思卡尔KL25在IAR、Keil、CW10.X开发环境下的例程 9042 • 官方例程讲解：飞思卡尔Kinetis KL25 BME例程2 4640 • 运用CodeWarror中的PE功能实现基于KL25的ADC乒乓模式采样 4503 • 飞思卡尔官方推荐KL25 ADC模块详细介绍 10101 • KL25 16位单端ADC最高转换频率下代码效率测试及被采波形复现 3101 • 飞思卡尔KL25 ADC模块详细介绍 4164 • 苏州大学飞思卡尔KL25教程PPT 15913 • Kinetis KL25 MCU 教程篇——官方数据手册 5168