基于Soc-FPGA的心电信号采集系统设计

FPGA

`

我先介绍一下这是我去年参加Altera-SOPC做的作品基于FPGA的心电监护仪，具有心电信号显示，测量心率，能够实时存储和回放，记录心电情况。这个作品我们是采用的DE1-SOC开发板。大二下学期才刚刚开始接触FPGA，然后暑假就参加sopc比赛。开始也没有多想，只是对FPGA很感兴趣就参加，虽然作品其实难度不大，但还是花了我二个多月的时间，从模块的设计和到最后的代码调式完成。好开始跟大家讲解一下我的设计方案。

如果上图，我们主要分为二大模块，就是硬件部分和FPGA部分。因为我主要是负责FPGA部分，我就说一下这部分。我将FPGA部分的程序分为五大模块，分别为AD7928采样模块，PS2接口编码键盘模块，存储与回放模块，测心率模块以及VGA显示模块。

其中我认为设计了最久的就是AD7928采样模块由于板载的AD7928是一个12位精度，1MSPS的AD转化芯片。故对于只有1Hz到2Hz的ECG信号来说在速度和精度上完成合乎要求。然而由于AD的采样速度与VGA的显示速度是不同的，因此为了克服这个前后速度不同的问题。我们使用FIFO模块进行数据缓存。

另外我们在VGA显示模块中遇到的最大的点就是我们的ECG图像动态显示问题。如何让显示的ECG图像更加完整和真实，我们团队对于这个问题作了大量的改进。我们知道常见的波形显示方法有二种。假设存储在波形RAM中的数据为x(k),(m,n）为扫描点在波形显示区域中的相对坐标。

方法一：当扫描点进入波形显示区域时，开始读取波形RAM中的数据，将读出的数据x（k）与当前扫描在波形显示区域中的纵坐标n或者N-n作比较，如果相等则显示，否则不显示。下图为显示的效果能明显看出中间有断点使的整个ECG图像不是很完整。方法二：当扫描点进入波形显示区域时，开始读取波形ROM中的数据，

将当前扫描点在波形显示区域中的纵坐标n或者N-n与读出的当前的数据x（k）和上一个波形数据x（k-1）进行对比，如果扫描点刚好处于这两个值之间则显示，否则不予显示。那么如何捕捉上一个波形数据x（k-1），我们使用了移位寄存器来捕捉上一个波形数据x（k-1）。而我们在实际中发现把方法一和方法二结合在一起显示的效果最好，对于“变化缓慢甚至基本没有变化”和“变化比较陡峭”的波形显示具有很好的视觉显示效果。显示效果如下，能够很明显的看出ECG图像的各个波段。

其实FPGA这边主要功能是一个数字式的示波器。

不过其实我只是从时域的角度将信号还原出来，因此在显示心电的时候我的显示速率到520HZ,而在学了数字信号处理才知道如果用内插还原，只需被测信号速率的5到10倍，而实际的数字示波器都才用了这种方法，哈哈。用机会我也要实践一下哈哈。同时也告诉我理论也是很重要的哈哈。这是本人的第一个FPGA作品，比较简单，希望大家不要见笑。在此附上我们的PPT和论文（论文中有部分代码）。希望和大家多多交流。最后附上一张图，让笔者自己嘚瑟一下哈哈，希望给位不要拍砖哈哈。也是二个多月的回报吧，也感谢自己的队员。

`

基于Soc-FPGA的心电信号采集系统设计.zip (3.12 MB, 下载次数: 406 )